JPH0537663Y2 - - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、メインのスイツチング素子を起動回
路によつて起動させた後、制御回路からの制御信
号によつてスイツチング動作を継続する半自励式
のスイツチング電源に関し、起動回路からスイツ
チング素子に与えられる起動パルスのオン時間幅
を、スイツチング素子に流れる電流によつて制御
することにより、回路構成が簡単で、部品点数が
少なく、小型で、コストが安価であり、起動特性
の良好な半自励式のスイツチング電源が得られる
ようにしたものである。

〈従来の技術〉 スイツチング電源の回路方式としては、従来よ
り種々の回路方式のものが知られているが、その
中の一つに半自励式のスイツチング電源がある。
第７図はその従来例を示し、１は商用交流を整流
平滑するなどして得られる直流電源、２はパワー
トランジスタ、パワーMOS FET等によつて構
成されたスイツチング素子、３は発振回路によつ
て構成された起動回路、４は制御回路、５は出力
整流平滑回路、６は補助電源、７は主変圧器、７
１〜７３はこの変圧器７の巻線、８はパルストラ
ンスまたはフオトカプラ等の絶縁結合器である。

起動回路３は直流入力E_ioによつて動作する発
振回路で構成される。制御回路４は出力端子９，
１０に現われる直流出力V₀を監視し、直流出力
V₀が一定となる方向に、スイツチング素子２を
パルス幅制御する。出力平滑回路５はダイオード
５１，５２、チヨークコイル５３及びコンデンサ
５４を備え、変圧器７の出力巻線７２に生じるス
イツチング出力を直流に変換して出力する。補助
電源６は変圧器７の巻線７３を含み、巻線７３に
誘起する電圧をダイオード６１及びコンデンサ６
２でなるコンデンサ・インプツト型整流平滑回路
で整流平滑して、制御回路４に動作用直流電圧を
供給するようになつている。６３は電圧安定化回
路である。

上記の従来の半自励式スイツチング電源におい
ては、まず起動回路３からスイツチング素子２に
一定のオン時間幅を持つ起動パルスを与えて起動
させる。起動回路３からスイツチング素子２に供
給される起動パルスは、オン幅がオフ幅に比較し
て十分に小さい。上述の起動パルスによつてスイ
ツチング素子２が起動すると、変圧器７の入力巻
線７１を通して与えられる直流入力E_ioがスイツ
チングされ、変圧器７の入力巻線７１側から巻線
７３側にスイツチング出力が取出される。巻線７
３側に取出されるスイツチング出力は、起動回路
３からスイツチング素子２に供給された起動パル
スと略等しいデユーテイのパルス出力であつて、
第８図に示すように、オン幅T_poがオフ幅T_pffに
比較して十分に小さくなる。このパルス出力をダ
イオード６１で整流した後、コンデンサ６２によ
つて平滑して、第８図のロで示すような直流電圧
に変換し、制御回路４に供給する。これにより制
御回路４が動作を開始する。そして、制御回路４
が動作を開始した時点で、起動回路３の発振動作
を停止させる。起動回路３が停止した後の定常動
作状態では、スイツチング素子２を制御回路４に
よつてパルス幅制御し、変圧器７の入力巻線７１
を通して与えられる直流入力E_ioをスイツチング
素子２によつてスイツチングし、スイツチング出
力を変圧器７の入力巻線７１側から出力巻線７２
側に取出し、出力整流平滑回路５によつて整流平
滑化して、安定化された直流出力V₀を出力する。

〈考案が解決しようとする問題点〉 しかしながら、上述した従来のスイツチング電
源では、起動回路３が一定のオン時間幅を持つ起
動パルスを発生する発振器となつているため、回
路構成が複雑化すると共に、部品点数が増え、小
型化及びコストダウンを図るうえに不利になると
いう問題点があつた。

〈問題点を解決するための手段〉 上述する従来の問題点を解決するため、本考案
は、変圧器と、前記変圧器の入力巻線を通して与
えられる直流入力をスイツチングするスイツチン
グ素子と、前記スイツチング素子に起動パルスを
与えて起動させる起動回路と、前記スイツチング
素子を制御する制御回路と、前記変圧器の巻線を
含み前記制御回路に動作電源を供給する補助電源
とを備え、前記起動回路によつて起動させた後、
前記制御回路からの制御信号によつてスイツチン
グ動作を継続するスイツチング電源において、前
記起動回路は、前記起動パルスのオン時間幅を、
前記スイツチング素子に流れる電流によつて制御
する回路でなることを特徴とする。

〈作用〉 本考案に係るスイツチング電源において、起動
回路は、起動パルスのオン時間幅を、スイツチン
グ素子に流れる電流によつて制御するようになつ
ていて、オン時間幅を正確に定める必要がない。
このため、回路構成が簡単で良く、部品点数が少
なくて済み、小型でコストの安価なスイツチング
電源が得られる。

また、起動パルスのオン時間幅を、スイツチン
グ素子に流れる電流によつて制御するので、結果
的に、スイツチング素子に流れる電流に対して自
己制御作用が加わり、起動時の一次側電流抑制作
用が得られる。

〈実施例〉 第１図は本考案に係るスイツチング電源の電気
回路接続図である。図において、第７図と同一の
参照符号は同一性ある構成部分を示している。起
動回路３は、スイツチング素子２の制御電極Ｇに
与えるべき起動パルスのオン時間幅を、スイツチ
ング素子２の主回路Ｄ−Ｓに流れる電流Ｉによつ
て制御する回路として構成する。実施例では、ス
イツチング素子２をオンさせる回路３１〜３３
と、この回路３１〜３３によつてスイツチング素
子２をオンさせた後、スイツチイング素子２の電
流Ｉが所定値に達したときに、スイツチング素子
２をオフさせる回路３４，３５とを備える。

スイツチング素子２をオンさせる回路３１〜３
３は、直流入力E_ioによつて充電される抵抗３１
及びコンデンサ３２でなる時定数回路と、この時
定数回路を構成するコンデンサ３２の端子電圧
V₂が所定値に達したときに導通して、スイツチ
ング素子２を順バイアスする回路３３とを備えて
構成されている。

スイツチング素子２をオフさせる回路３４，３
５は、スイツチング素子２の主回路Ｓ，Ｄに直列
に入る電流検出素子３４と、スイツチング素子２
に制御電極Ｇに接続され電流検出素子３４から与
えられる信号で制御される三端子制御素子３５と
を備えて構成してある。

起動に当り、第６図ａに示すように、to時に直
流電源１を投入すると、コンデンサ３２の端子電
圧V₂が抵抗３１及びコンデンサ３２によつて定
まる時定数にしたがつて第６図ａに示すように上
昇してゆく。そして、コンデンサ３２の端子電圧
V₂がt₁時に設定値V₂₁に達すると、回路３３が導
通して、その出力側に第６図ｂに示すような電圧
V₃が発生する。この電圧V₃によつてスイツチン
グ素子２の制御電極Ｇが順方向にバイアスされ、
スイツチング素子２がオンとなる。

スイツチング素子２がオンとなることにより、
その主回路Ｓ，Ｄに、第６図ｃに示すような電流
Ｉが流れ、変圧器７の入力巻線７１側から巻線７
３側に出力が取出される。巻線７３側に取出され
た出力はダイオード６１で整流した後、コンデン
サ６２によつて平滑して直流電圧V₁に変換し、
制御回路４に供給する。

スイツチング素子２の主回路に流れる電流Ｉ
は、第６図ｃに示すように、時間とともに上昇し
てゆく。そして電流Ｉがt₂時に所定値I₁に達する
と、電流検出素子３４によつて検出され、三端子
制御素子３５が電流検出素子３４から与えられる
検出信号によつて導通し、スイツチング素子２の
制御電極Ｇに印加される電圧V₃が第６図ｂに示
すように急激に低下し、スイツチング素子２がオ
フとなる。結局、スイツチング素子２の制御電極
Ｇに対しては、第６図ｂに示すように、オン時間
幅T_po（＝t₂−t₁）をスイツチング素子２に流れる
電流Ｉによつて制御した起動パルスが与えられ、
これによつてスイツチング素子２が起動される。

上述のように、本考案に係る起動回路３は、起
動パルスのオン時間幅T_poを、スイツチング素子
２に流れる電流Ｉによつて制御するようになつて
いて、オン時間幅T_poを正確に定める必要がな
い。このため、回路構成が簡単でよく、部品点数
が少なくて済み、小型でコストの安価なスイツチ
ング電源が得られる。

しかも、、起動パルスのオン時間幅T_poを、ス
イツチング素子２に流れる電流Ｉによつて制御す
るので、スイツチング素子２に流れる電流Ｉに対
して自己制御作用が加わり、起動時に一次側電流
のピーク値が抑制され、スイツチング素子２とし
て小容量にものを使用できるようになる。

上述の起動により制御回路４が動作を開始した
後は、スイツチング素子２を制御回路４によつて
パルス幅制御し、変圧器７の入力巻線７１を通し
て与えられる直流入力E_ioをスイツチング素子２
によつてスイツチングし、スイツチング出力を変
圧器７の入力巻線７１側から出力巻線７２側に取
出し、出力整流平滑回路５によつて整流平滑化し
て、安定化された直流出力V₀を出力する。

第２図は本考案に係るスイツチング電源の更に
具体的な実施例を示す回路図で、スイツチング素
子２を順バイアスする回路３３は、スイツチング
素子２の制御電極Ｇに直列に入り、時定数回路３
１，３２の端子電圧V₂が所定値V₂₁（第６図ａ参
照）に達したときに導通する２端子トリガ素子で
構成してある。また、電流検出素子３４は抵抗で
構成し三端子制御素子３５はサイリスタで構成し
てある。

この実施例の場合、コンデンサ３２の端子電圧
V₂が設定値V₂₁に達すると、二端子トリガ素子３
３が導通し、スイツチング素子２の制御電極Ｇが
順方向にバイアスされ、スイツチング素子２がオ
ンとなる。スイツチング素子２がオンとなり、そ
の主回路Ｓ，Ｄに流れる電流Ｉが所定値I₁に達す
ると、電流検出抵抗３４の端子電圧がサイリスタ
３５のゲート．カソード間に印加され、サイリス
タ３５が導通し、スイツチング素子２がオフとな
る。サイリスタ３５はその主回路電流が保持電流
以下となるまでオンし続け、その間、スイツチン
グ素子２はオフ状態を維持する。そして、主回路
電流が保持電流以下になると、サイリスタがオフ
となり、リセツトされる。

第３図は本考案に係るスイツチング電源の更に
別の実施例における要部の回路図である。この実
施例では、スイツチング素子２を順バイアスする
回路３３は、スイツチング素子２の制御電極Ｇに
直列に入るトランジスタ等の三端子制御素子３３
１と、時定数回路を構成するコンデンサ３２の端
子電圧V₂が設定値V₂₁になつたときに、三端子制
御素子３３１を導通させるトランジスタ３３２、
ツエナーダイオード３３３、抵抗３３４，３３５
でなる回路とを備えて構成されている。

第４図は更に別の実施例における要部の回路図
を示している。この実施例では、電流検出素子３
４はカレントトランスで構成し、その一次巻線３
４１をスイツチング素子２の主回路Ｓ，Ｄと直列
に接続し、二次巻線３４２を三端子制御素子３５
１の制御電極にダイオード３５２を介して接続し
てある。

第５図は本考案に係るスイツチング素子の別の
実施例を示している。１１は補助電源６の出力電
圧が所定の値に上昇する迄、制御回路４への電力
供給を遅延させる遅延回路である。遅延回路１１
は補助電源６の出力ラインに直列に入るトランジ
スタ等でなるスイツチ素子Q₁と、補助電源６の
出力電圧が所定の値になつたときにスイツチ素子
Q₁をオンさせる第１の回路１１１と、スイツチ
素子Q₁をオン状態に保持する第２の回路１１２
とを備える。

スイツチ素子Q₁はトランジスタで構成し、そ
のコレクタを補助電源６の正極側ラインに接続す
ると共に、エミツタを制御回路４に接続し、ベー
スをツエナーダイオードD_zを介して負極側ライ
ンに接続してある。

第１の回路１１１はトランジスタQ₂を備え、
そのエミツタを補助電源６の出力端に接続すると
共に、コレクタを抵抗R₁を介してスイツチ素子
Q₁のベースに接続し、トランジスタQ₂のエミツ
ターベース間に抵抗R₂を接続し、ベースを、抵
抗R₃を介して、補助電源６の負極側ラインに接
続してある。

第２の回路１１２はトランジスタQ₃を備え、
このトランジスタQ₃のコレクタを抵抗R₄を介し
てトランジスタQ₂のベースに接続すると共に、
エミツタを補助電源６の負極側ラインに接続して
ある。トランジスタQ₃のベースは抵抗R₅を介し
て、スイツチ素子Q₁の出力端に接続してある。
またトランジスタQ₃のベース．エミツタ間には
抵抗R₆を接続してある。

起動時に、巻線７３側に取出された出力はダイ
オード６１で整流され、その整流出力によつてコ
ンデンサ６２が充電される。コンデンサ６２の充
電電圧は整流電圧が印加された時からその時定数
に従つて上昇して行く。コンデンサ６２の充電電
圧V_cが低い間はトランジスタQ₂及びトランジス
タQ₁はオフであり、制御回路４には電圧が印加
されていない。

次に、コンデンサ６２の充電電圧V_cが上昇し、
抵抗R₂と抵抗R₃とによつて定まるバイアス電圧
によつてトランジスタQ₂がオンになる電圧に達
すると、トランジスタQ₂がオンとなり、続いて
スイツチ素子Q₁がオンとなる。これにより、制
御回路４に電圧V₁が印加され、制御回路４が動
作を開始する。

上述のように、コンデンサ６２の充電期間の間
は、制御回路４に電圧が印加されることがない。
このため、コンデンサ６２の電圧は第８図のイの
ように従来例よりもΔV_sだけ落ち込みが減少す
る。従つて、起動時の消費電力が減少する。この
結果、起動回路３による一次側電流抑制作用と合
せて、低消費電力のスイツチング電源を実現でき
る。また、起動パルスのパルス幅や周波数を上げ
て起動電力を増大させる必要もなくなるので、出
力端子９−１０間に現われる漏れ電圧も小さくな
る。

スイツチ素子Q₁がオンになると、その出力側
から抵抗R₅を介してトランジスタQ₃にドライブ
がかかり、トランジスタQ₃がオンとなる。この
結果、抵抗R₃と並列に抵抗R₄が接続され、第１
の回路１１１を構成するトランジスタQ₂のバイ
アス点が深くなる。このため、コンデンサ６２の
充電電圧V_cが低下しても、トランジスタQ₂及び
スイツチ素子Q₁がオン状態を保持し、ツエナー
ダイオードD_zのツエナー電圧を基準値として安
定化制御された電圧V₁が制御回路４に供給され
る。

上述の回路動作中に、制御回路４から供給され
る制御信号によつて、スイツチング素子２が本来
のスイツチング動作を開始すると、定常動作状態
に入る。

〈考案の効果〉 以上述べたように、本考案によれば、起動パル
スのオン時間幅を、スイツチング素子に流れる電
流によつて制御する起動回路を備えるので、オン
時間幅を正確に定める必要がなく、回路構成が簡
単で良く、部品点数が少なくて済み、小型でコス
トの安価な半自励式のスイツチング電源を提供で
きる。

【図面の簡単な説明】

第１図は本考案に係るスイツチング電源の電気
回路接続図、第２図は同じく別の実施例における
電気回路図、第３図は同じく別の実施例における
要部の電気回路図、第４図は更に別の実施例にお
ける要部の電気回路図、第５図は更に別の実施例
における要部の電気回路図、第６図は本考案に係
るスイツチング電源の動作を説明する波形図、第
７図は従来のスイツチング電源の電気回路接続
図、第８図は同じくその問題点を説明する起動パ
ルスの波形図である。 １……直流電源、２……スイツチング素子、３
……起動回路、３１……抵抗、３２……コンデン
サ、３３……スイツチング素子を順バイアスする
回路、３４，３５……スイツチング素子をオフさ
せる回路、４……制御回路、５……出力整流平滑
回路、６……補助電源、７……変圧器、７１……
入力巻線、７２……出力巻線、７３……補助電源
巻線。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 変圧器と、前記変圧器の入力巻線を通して与
   えられる直流入力をスイツチングするスイツチ
   ング素子と、前記スイツチング素子に起動パル
   スを与えて起動させる起動回路と、前記スイツ
   チング素子を制御する制御回路と、前記変圧器
   の巻線を含み前記制御回路に動作電源を供給す
   る補助電源とを備え、前記起動回路によつて起
   動させた後、前記制御回路からの制御信号によ
   つてスイツチング動作を継続するスイツチング
   電源において、前記起動回路は、前記起動パル
   スのオン時間幅を前記スイツチング素子に流れ
   る電流によつて制御する回路でなることを特徴
   とするスイツチング電源。 (2) 前記起動回路は、前記スイツチング素子をオ
   ンさせる回路と、前記回路によつて前記スイツ
   チング素子がオンした後、前記スイツチイング
   素子の電流が所定値に達したときに、前記スイ
   ツチング素子をオフさせる回路とを備えること
   を特徴とする実用新案登録請求の範囲第１項に
   記載のスイツチング電源。 (3) 前記スイツチング素子をオンさせる前記回路
   は、前記直流入力によつて充電される時定数回
   路と、この時定数回路の充電電圧が所定値に達
   したときに導通して前記スイツチング素子を順
   バイアスする回路とを備えることを特徴とする
   実用新案登録請求の範囲第２項に記載のスイツ
   チング電源。 (4) 前記スイツチング素子を順バイアスする前記
   回路は、前記スイツチング素子の制御電極に直
   列に入り、前記時定数回路の充電電圧が所定値
   に達したときに導通する２端子トリガ素子で構
   成したことを特徴とする実用新案登録請求の範
   囲第３項に記載のスイツチング電源。 (5) 前記スイツチング素子を順バイアスする前記
   回路は、主回路が前記スイツチング素子の制御
   電極に直列に入る３端子制御素子と、前記時定
   数回路の充電電圧が所定値になつたときに前記
   ３端子制御素子を導通させる回路とを備えて構
   成したことを特徴とする実用新案登録請求の範
   囲第３項に記載のスイツチング電源。 (6) 前記スイツチング素子をオフさせる前記回路
   は、前記スイツチング素子の主回路に直列に入
   る電流検出素子と、前記スイツチング素子の制
   御電極に接続され前記電流検出素子から与えら
   れる信号で制御される３端子制御素子とを備え
   て構成したことを特徴とする実用新案登録請求
   の範囲第２項、第３項、第４項または第５に記
   載のスイツチング電源。 (7) 前記電流検出素子は、抵抗であることを特徴
   とする実用新案登録請求の範囲第６項に記載の
   スイツチング電源。 (8) 前記電流検出素子は、カレントトランスであ
   ることを特徴とする実用新案登録請求の範囲第
   ６項に記載のスイツチング電源。 (9) 前記補助電源は、前記制御回路との間に、出
   力電圧が所定の値に上昇する迄、前記制御回路
   への電力供給を遅延させる回路を有することを
   特徴とする実用新案登録請求の範囲第１項に記
   載のスイツチング電源。 (10) 前記制御回路への電力供給を遅延させる前記
   回路は、前記補助電源の出力ラインに直列に入
   るスイツチ素子と、前記補助電源の出力電圧が
   所定の値になつたときに前記スイツチ素子をオ
   ンさせる第１の回路と、スイツチ素子をオン状
   態に保持する第２の回路とを備えることを特徴
   とする実用新案登録請求の範囲第９項に記載の
   スイツチング電源。