JPH0540724A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 チャネル障害時にバス切替えの容易なチャネ
ル装置及び入出力処理装置を提供する。 【構成】 １−１〜４−１は各々独立にＩ／Ｏインター
フェースを制御可能なチャネル部であり、同一のＬＳＩ
内に構成されている。１−１ａ〜４−１ａはチャネル識
別情報を記憶する手段であり、マイクロプログラムによ
り設定可能である。チャネル識別情報記憶手段の内容に
従い、選択回路１−１ｂ〜４−１ｂにより、どのＩ／Ｏ
インターフェースと接続されるか決定される。チャネル
２−１に障害が発生すると、マイクロプログラムに割込
みが発生し、マイクロプログラムは、例えば、チャネル
識別情報記憶手段２−１ａと４−１ａの内容を入れ替
え、あたかも、チャネル４−１ａで障害が発生したかの
様に見せかけ、Ｉ／Ｏインターフェース２−ａ配下の入
出力装置をチャネル４−１に接続し、重要性の高いデー
タへのアクセスバスを確保する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入出力処理装置に関
し、特にチャネル部とＩ／Ｏインターフェースの接続方
式に関する。

【０００２】

【従来の技術】従来は、入出力チャネル部とＩ／Ｏイン
ターフェースの接続関係は１対１の固定であり、ハード
ウェアの構成（カード、ケーシの実装位置など）によ
り、一義的に決まってしまうものであった。

【０００３】

【発明が解決しようとする課題】従来の様に固定的な関
係では、チャネル部の障害により該チャネル及びＩ／Ｏ
インターフェース配下の入出力装置が使えなくなった場
合に備え、Ｉ／Ｏインターフェースを２重化する必要が
あり、チャネル数を必要以上に増加させると云う欠点が
あった。

【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、チャネル障害時にバス切替えの容易な入出力処
理装置を提供することである。

【０００５】

【課題を解決するための手段】本発明によれば、入力チ
ャネルにより複数のＩ／Ｏインターフェースを接続する
入出力処理装置でにおいて、複数のチャネル部と、該複
数のチャネル部の識別情報を記憶する複数の識別情報記
憶手段と、該識別情報記憶手段の内容に基づき、前記Ｉ
／Ｏインターフェースの中のひとつを選択し前記チャネ
ル部と接続する手段と、前記チャネル識別情報記憶手段
の内容を変更する変更手段とを有することを特徴とする
入出力処理装置が得られる。

【０００６】又、本発明によれば、前記入出力処理装置
において、前記複数のチャネル部は、夫々１枚のカード
より成ることを特徴とする入出力処理装置が得られる。

【０００７】又、本発明によれば、前記入出力装置にお
いて、前記変更手段は、一つのチャネル部に障害が発生
した場合、当該障害が、他のチャネル部で発生したよう
に、前記障害が発生したチャネル部に対応する識別情報
記憶手段の内容と、前記他のチャネル部に対応する識別
情報記憶手段の内容とを交換することを特徴とする入出
力処理装置が得られる。

【０００８】

【実施例】次に、本発明の実施例を図面を参照して説明
する。

【０００９】図２に示すとおり、１０は入出力処理装置
の共通部であり、マイクロプログラム制御装置１０−１
とデータ転送制御装置１０−２とを有する。

【００１０】１１〜１３はチャネル部であり、各々１枚
のカードより成り、その内部にＬＳＩ化されたチャネル
装置を有している。

【００１１】１個のＬＳＩは４つのチャネルを有し、４
本のＩ／Ｏインターフェースを接続できる。

【００１２】次に、図１にチャネル部の詳細のブロック
を示す。

【００１３】１−１〜４−１は各々論理的に独立したチ
ャネル部であり、独立にＩ／Ｏインターフェースを接続
し制御する。

【００１４】１−１ｂ〜４−１ｂはＩ／Ｏインターフェ
ースへ出力する信号線を選択する選択回路、１−１ｃ〜
４−１ｃはチャネルへ入力するＩ／Ｏインターフェース
の信号線を選択する選択回路である。

【００１５】選択回路の選択信号は、チャネルＩＤ記憶
部１−１ａ〜４−１ａにより与えられる。チャネルＩＤ
記憶部１−１ａ〜４−１ａは、そのチャネル部が４つの
チャネルの内の何番目のチャネルであるかを記憶するも
ので、共通部１０のマイクロプログラム制御装置の指示
により、ＦＷバス８を介して設定される。

【００１６】チャネル部の電源投入又はリセット時に
は、１−１ａには“００”が、２−１ａには“０１”
が、３−１ａには“１０”が、４−１ａには“１１”が
チャネル部のＨＷにより設定される。

【００１７】即ち、選択回路１−１ｂ〜４−１ｂ、１−
１ｃ〜４−１ｃに依り、チャネル１−１にはＩ／Ｏイン
ターフェース１−ａが、チャネル２−１にはＩ／Ｏイン
ターフェース２−ａが、３−１には３−ａが、４−１に
は４−ａの各Ｉ／Ｏインターフェースが接続される。

【００１８】次にチャネルで障害が発生した場合の動作
について説明する。チャネル２−１に障害が発生する
と、接続状態にあったインターフェース２−ａが使用出
来なくなり、配下の入出力装置がアクセス不可となる。
その場合、チャネル２−１から障害発生の報告の為の割
込み信号が出力され、調停回路５を介してマイクロプロ
グラム制御装置に対して割込みが発生する。マイクロプ
ログラムはチャネル２−１に障害が発生したことを認識
すると、インターフェース２−ａを他のチャネルに代替
させるか否かを判定する。この判定情報は予めソフトウ
ェア等により与えられているが図示等はしていない。

【００１９】例えば、インターフェース２−ａには通信
回線が接続されており、インターフェース４−ａにはプ
リンタが接続されている様な場合、オンラインを復旧す
る為、インターフェース４−ａを切離し、インターフェ
ース２−ａを４−ａに接続する為の処理を行なう。即
ち、チャネルＩＤ記憶部２−１ａには“１１”を、４−
１ａには“０１”を設定する。設定の為には、予め２−
１ａ，４−１ａの状態を読出す必要があるが、この読出
し及び書き込みはＦＷバス８を介して行なわれるが、そ
の詳細は示さない。Ｉ／Ｏインターフェースの切替えが
完了すると、マイクロプログラムは、障害の発生とバス
切替えを行ったことをＳ／Ｗに通知する。

【００２０】Ｓ／Ｗは本通知に応じてプリンタの接続さ
れている４−ａを切離し、通信回線の回復処理を行な
う。

【００２１】以上の様にしてチャネルの切替え処理が完
了する。

【００２２】

【発明の効果】以上説明した様に、本発明の入出力処理
装置によれば、Ｉ／Ｏインターフェースの２重化等を行
なうことなく、チャネルの障害に対し柔軟な対応が可能
である。

【図面の簡単な説明】

【図１】本発明の実施例に関わるチャネル部のブロック
図

【図２】本発明の実施例に関わる入出力処理装置の概念
図

【符号の説明】

１−１〜４−１ ＬＳＩ内のチャネル部 １−１ａ〜４−１ａ チャネル識別情報記憶部 １−１ｂ〜４−１ｂ Ｉ／Ｏインターフェース選択回
路（出力側） １−１ｃ〜４−１ｃ Ｉ／Ｏインターフェース選択回
路（入力側） ６，７ データバス ８ マイクロプログラムアクセスバス（双方向）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力チャネルにより複数のＩ／Ｏインタ
   ーフェースを接続する入出力処理装置でにおいて、 複数のチャネル部と、該複数のチャネル部の識別情報を
   記憶する複数の識別情報記憶手段と、該識別情報記憶手
   段の内容に基づき、前記Ｉ／Ｏインターフェースの中の
   ひとつを選択し前記チャネル部と接続する手段と、 前記チャネル識別情報記憶手段の内容を変更する変更手
   段とを有することを特徴とする入出力処理装置。
2. 【請求項２】 請求項１記載の入出力処理装置におい
   て、前記複数のチャネル部は、夫々１枚のカードより成
   ることを特徴とする入出力処理装置。
3. 【請求項３】 請求項１記載の入出力装置において、前
   記変更手段は、一つのチャネル部に障害が発生した場
   合、当該障害が、他のチャネル部で発生したように、前
   記障害が発生したチャネル部に対応する識別情報記憶手
   段の内容と、前記他のチャネル部に対応する識別情報記
   憶手段の内容とを交換することを特徴とする入出力処理
   装置。