JPH054329Y2 - - Google Patents
Info
- Publication number
- JPH054329Y2 JPH054329Y2 JP12895987U JP12895987U JPH054329Y2 JP H054329 Y2 JPH054329 Y2 JP H054329Y2 JP 12895987 U JP12895987 U JP 12895987U JP 12895987 U JP12895987 U JP 12895987U JP H054329 Y2 JPH054329 Y2 JP H054329Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- piezoelectric oscillator
- analog
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は電圧制御圧電発振器に関し、特に印加
電圧に対する圧電発振器の発振周波数変化特性
を、任意に設定された複数の周波数特性のパター
ンに切換え使用することができる電圧制御圧電発
振器に関する。
電圧に対する圧電発振器の発振周波数変化特性
を、任意に設定された複数の周波数特性のパター
ンに切換え使用することができる電圧制御圧電発
振器に関する。
（従来の技術）
従来、この種の電圧制御圧電発振器は、第４図
に示すように、圧電発振器の発振周波数を制御す
る方法として、外部制御電圧を抵抗器８を介して
可変容量素子７の片側に加え、外部制御電圧値に
応じて可変容量素子７の静電容量を変化させて発
振周波数を制御している。こうして制御される圧
電発振器の制御電圧発振周波数特性を変えたいと
きは、発振回路を構成する可変容量素子７または
他の回路素子を変更しなければならない。
に示すように、圧電発振器の発振周波数を制御す
る方法として、外部制御電圧を抵抗器８を介して
可変容量素子７の片側に加え、外部制御電圧値に
応じて可変容量素子７の静電容量を変化させて発
振周波数を制御している。こうして制御される圧
電発振器の制御電圧発振周波数特性を変えたいと
きは、発振回路を構成する可変容量素子７または
他の回路素子を変更しなければならない。
（考案が解決しようとする問題点）
一般に電圧制御圧電発振器は、制御電圧に対し
周波数変化が直線的であることが要求されること
が多い。
周波数変化が直線的であることが要求されること
が多い。
ところが上述した従来の電圧制御圧電発振器
は、これに使用される可変容量素子の印加電圧対
静電容量特性が第５図に示すような非直線部分を
有するものであるところから、発振器の外部制御
電圧値に対する発振周波数変化特性は第６図に示
すような非直線部分のある形となるという欠点が
ある。
は、これに使用される可変容量素子の印加電圧対
静電容量特性が第５図に示すような非直線部分を
有するものであるところから、発振器の外部制御
電圧値に対する発振周波数変化特性は第６図に示
すような非直線部分のある形となるという欠点が
ある。
また、外部制御電圧対発振周波数変化特性を希
望する形に変更したい場合は、発振回路を構成す
る可変容量素子を変更するか他の素子を変更する
必要があるが、いずれにしても変更は容易でない
という欠点がある。
望する形に変更したい場合は、発振回路を構成す
る可変容量素子を変更するか他の素子を変更する
必要があるが、いずれにしても変更は容易でない
という欠点がある。
本考案の目的は、このような欠点を解消し、外
部制御電圧対周波数変化特性を、直線かあるいは
他の希望する形とし、しかも複数の特性を切換え
て使用できるような電圧制御圧電発振器を提供す
ることにある。
部制御電圧対周波数変化特性を、直線かあるいは
他の希望する形とし、しかも複数の特性を切換え
て使用できるような電圧制御圧電発振器を提供す
ることにある。
（問題点を解決するための手段）
前記の目的を達成するため、本考案の電圧制御
圧電発振器は、外部制御電圧をデジタル信号に変
換するアナログ−デジタル変換器（以下AD変換
器という）１と、AD変換器１の出力のデジタル
信号により指定されたアドレスに対応し、電圧補
償用として記憶装置ごとに異なるデジタル信号を
記憶する複数の固定記憶装置（以下ROMとい
う）３，４と、複数のROM３，４の入力端を切
換えてAD変換器１の出力端に接続する切換スイ
ツチ部２と、複数のROM３，４の出力のデジタ
ル信号をアナログ信号に変換するデジタル−アナ
ログ変換器（以下DA変換器という）５と、電圧
により制御される圧電発振部６を有し、DA変換
器５の出力を圧電発振部６の可変容量素子７に加
える構成とする。
圧電発振器は、外部制御電圧をデジタル信号に変
換するアナログ−デジタル変換器（以下AD変換
器という）１と、AD変換器１の出力のデジタル
信号により指定されたアドレスに対応し、電圧補
償用として記憶装置ごとに異なるデジタル信号を
記憶する複数の固定記憶装置（以下ROMとい
う）３，４と、複数のROM３，４の入力端を切
換えてAD変換器１の出力端に接続する切換スイ
ツチ部２と、複数のROM３，４の出力のデジタ
ル信号をアナログ信号に変換するデジタル−アナ
ログ変換器（以下DA変換器という）５と、電圧
により制御される圧電発振部６を有し、DA変換
器５の出力を圧電発振部６の可変容量素子７に加
える構成とする。
（実施例）
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第１図は、本考案の一実施例を示す回路構成図
である。
である。
第１図に示すように、外部制御電圧を入力とす
るAD変換器１の出力は切換スイツチ部２に入力
され、切換スイツチ部２の出力は切換えられて、
ある場合にはROM３に与えられ、ある場合にあ
ROM４に与えられる。ROM３とROM４の出力
はいずれもDA変換器５に入力され、DA変換器
５の出力は、電圧により制御される圧電発振部６
の可変容量素子７のカソード側に、抵抗器８を介
して接続されている。
るAD変換器１の出力は切換スイツチ部２に入力
され、切換スイツチ部２の出力は切換えられて、
ある場合にはROM３に与えられ、ある場合にあ
ROM４に与えられる。ROM３とROM４の出力
はいずれもDA変換器５に入力され、DA変換器
５の出力は、電圧により制御される圧電発振部６
の可変容量素子７のカソード側に、抵抗器８を介
して接続されている。
そしてROM３には、外部制御電圧の変化に対
して、圧電発振部６の周波数変化が、例えば第２
図のようになるようなデジタル信号が、入力のデ
ジタル信号を指定アドレスとしてあらかじめ記憶
されている。またROM４には、外部制御電圧の
変化に対して、圧電発振部６の周波数変化が、例
えば、第３図のようになるようなデジタル信号
が、入力のデジタル信号を指定アドレスとしてあ
らかじめ記憶されている。
して、圧電発振部６の周波数変化が、例えば第２
図のようになるようなデジタル信号が、入力のデ
ジタル信号を指定アドレスとしてあらかじめ記憶
されている。またROM４には、外部制御電圧の
変化に対して、圧電発振部６の周波数変化が、例
えば、第３図のようになるようなデジタル信号
が、入力のデジタル信号を指定アドレスとしてあ
らかじめ記憶されている。
つぎに動作について説明する。
外部からAD変換器１の入力端に制御電圧が加
えられると、AD変換器１でデジタル信号に変換
される。このデジタル信号は希望する発振周波数
変化特性に応じ、切換スイツチ部２によつて選択
されたROM３またはROM４に与えられる。
ROM３、ROM４にはAD変換器出力のデジタル
信号により指定されたアドレスに、電圧補償に必
要電圧に相当するデジタル信号が記憶されている
ので、時々刻々変化する外部制御電圧値に対し、
アドレス信号が変化し、ROM３またはROM４
から電圧補償に必要な電圧に相当するデジタル信
号を読み出す。
えられると、AD変換器１でデジタル信号に変換
される。このデジタル信号は希望する発振周波数
変化特性に応じ、切換スイツチ部２によつて選択
されたROM３またはROM４に与えられる。
ROM３、ROM４にはAD変換器出力のデジタル
信号により指定されたアドレスに、電圧補償に必
要電圧に相当するデジタル信号が記憶されている
ので、時々刻々変化する外部制御電圧値に対し、
アドレス信号が変化し、ROM３またはROM４
から電圧補償に必要な電圧に相当するデジタル信
号を読み出す。
ROM３またはROM４から読み出されたデジ
タル信号はDA変換器５によつてアナログ信号に
変換され、抵抗器８を介して可変容量素子７に与
えられ、可変容量素子７の静電容量値を制御する
ことにより圧電発振器の発振周波数を制御する。
タル信号はDA変換器５によつてアナログ信号に
変換され、抵抗器８を介して可変容量素子７に与
えられ、可変容量素子７の静電容量値を制御する
ことにより圧電発振器の発振周波数を制御する。
このようにして例えばROM３を選択した場合
は第２図のような特性の、またROM４を選択し
た場合は第７図のような特性の外部制御電圧対発
振周波数変化特性を得ることができる。
は第２図のような特性の、またROM４を選択し
た場合は第７図のような特性の外部制御電圧対発
振周波数変化特性を得ることができる。
そして、アナログ−デジタル変換器１の変換率
およびデジタル−アナログ変換器５の変換率の設
定値を変えることによつて、外部制御電圧値に対
する発振周波数変化特性の傾斜を変える等、さら
に細かく任意に設定できる。
およびデジタル−アナログ変換器５の変換率の設
定値を変えることによつて、外部制御電圧値に対
する発振周波数変化特性の傾斜を変える等、さら
に細かく任意に設定できる。
なお、ROMを増加することによつて、ROM
の数だけの異なる外部制御電圧対発振周波数変化
特性のなかから希望する特性を選択することがで
き、また、ROMにあらかじめ記憶させておく信
号を適当に選ぶことによつて、第２図あるいは第
３図のような直線的な特性以外の任意の特性を得
ることもできる。
の数だけの異なる外部制御電圧対発振周波数変化
特性のなかから希望する特性を選択することがで
き、また、ROMにあらかじめ記憶させておく信
号を適当に選ぶことによつて、第２図あるいは第
３図のような直線的な特性以外の任意の特性を得
ることもできる。
（考案の効果）
以上説明したように本考案は、複数のROMを
有し、外部制御電圧をデジタル化した信号をアド
レスとして任意のROMからこれに対応する希望
の電圧補償を行つた制御電圧に相当するデジタル
信号を読み出し、これをアナログ化して圧電発振
部を制御することにより、外部制御電圧値に対す
る発振周波数特性を任意に設定でき、しかも複数
のROMを切換えることによつて、複数の外部制
御電圧対発振周波数変化特性をもつた電圧制御圧
電発振器が得られるという効果がある。
有し、外部制御電圧をデジタル化した信号をアド
レスとして任意のROMからこれに対応する希望
の電圧補償を行つた制御電圧に相当するデジタル
信号を読み出し、これをアナログ化して圧電発振
部を制御することにより、外部制御電圧値に対す
る発振周波数特性を任意に設定でき、しかも複数
のROMを切換えることによつて、複数の外部制
御電圧対発振周波数変化特性をもつた電圧制御圧
電発振器が得られるという効果がある。
第１図は、本考案の一実施例を示す回路構成図
である。第２図および第３図は、第１図の実施例
の外部制御電圧対周波数変化特性例を示す特性曲
線図である。第４図は、従来の電圧制御圧電発振
器例を示す回路図である。第５図は、第４図の従
来例の回路に使用される可変容量素子の特性例を
示す特性曲線図である。第６図は、第４図の従来
例の回路の外部制御電圧対周波数変化特性例を示
す特性曲線図である。 １……アナログ−デジタル変換器、２……切換
スイツチ部、３，４……固定記憶装置（ROM）、
５……デジタル−アナログ変換器、７……可変容
量素子、８……抵抗器。
である。第２図および第３図は、第１図の実施例
の外部制御電圧対周波数変化特性例を示す特性曲
線図である。第４図は、従来の電圧制御圧電発振
器例を示す回路図である。第５図は、第４図の従
来例の回路に使用される可変容量素子の特性例を
示す特性曲線図である。第６図は、第４図の従来
例の回路の外部制御電圧対周波数変化特性例を示
す特性曲線図である。 １……アナログ−デジタル変換器、２……切換
スイツチ部、３，４……固定記憶装置（ROM）、
５……デジタル−アナログ変換器、７……可変容
量素子、８……抵抗器。
Claims (1)
- 外部制御電圧をデジタル信号に変換するアナロ
グ−デジタル変換器と、前記アナログ−デジタル
変換器の出力のデジタル信号により指定されたア
ドレスに対応し、電圧補償用として記憶装置ごと
に異なるデジタル信号を記憶する複数の固定記憶
装置と、前記複数の固定記憶装置の入力端を切換
えて前記アナログ−デジタル変換器の出力端に接
続する切換スイツチ部と、前記複数の固定記憶装
置の出力のデジタル信号をアナログ信号に変換す
るデジタル−アナログ変換器と、電圧により制御
される圧電発振部を有し、前記デジタル−アナロ
グ変換器の出力を前記圧電発振部の可変容量素子
に加える構成としたことを特徴とする電圧制御圧
電発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12895987U JPH054329Y2 (ja) | 1987-08-25 | 1987-08-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12895987U JPH054329Y2 (ja) | 1987-08-25 | 1987-08-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6433215U JPS6433215U (ja) | 1989-03-01 |
| JPH054329Y2 true JPH054329Y2 (ja) | 1993-02-03 |
Family
ID=31382782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12895987U Expired - Lifetime JPH054329Y2 (ja) | 1987-08-25 | 1987-08-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054329Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5505955B2 (ja) * | 2009-08-19 | 2014-05-28 | ダイワ株式会社 | ナットの緩み止め機構 |
-
1987
- 1987-08-25 JP JP12895987U patent/JPH054329Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6433215U (ja) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1056329A (ja) | 周波数制御発振器 | |
| KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
| US4873525A (en) | Compact R segment D/A converter | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| JPH054329Y2 (ja) | ||
| US3629720A (en) | Digitally controlled variable-gain linear dc amplifier | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| KR940001815B1 (ko) | 채널별 변조특성을 보상하는 fm 변조기 | |
| US4180761A (en) | Control device, particularly for controlling the emission current of an X-ray tube | |
| JP3595638B2 (ja) | ディジタルデータレベル調整回路 | |
| JPS62226708A (ja) | デイジタル・アナログ混成高周波移相器 | |
| JP2001127634A (ja) | ディジタル・アナログ変換器 | |
| JPS62102609A (ja) | 発振回路 | |
| JPS63209307A (ja) | 電圧制御型圧電発振回路 | |
| JPS5918520Y2 (ja) | 関数発生装置 | |
| JPS63314004A (ja) | デイジタル温度制御，補償圧電発振回路 | |
| KR910002341B1 (ko) | 아날로그신호 비교회로 | |
| JPS6119582Y2 (ja) | ||
| JPH01160104A (ja) | デイジタル制御形発振回路 | |
| JP2677178B2 (ja) | 位相制御回路 | |
| CA1042120A (en) | Electronic tuner with delinearized tuning voltage | |
| JPS63152204A (ja) | 温度補償型圧電発振器 | |
| JPH0130324B2 (ja) | ||
| SU1021013A1 (ru) | Формирователь сигналов с частотно-фазовой манипул цией | |
| JPH02270417A (ja) | 集積回路 |