JPH0545039B2

JPH0545039B2 -

Info

Publication number: JPH0545039B2
Application number: JP60096436A
Authority: JP
Inventors: Shinji Ogawa; Haruhiko Tsucha; Tsutomu Araki; Yutaka Aoki; Yoji Yamamoto
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1985-05-07
Filing date: 1985-05-07
Publication date: 1993-07-08
Also published as: JPS61254983A; US4837564A

Description

【発明の詳細な説明】〔概要〕アンダライン、オーバライン等の文字属性に関
する情報を、ビデオ用メモリ（VRAM）に転送
する文字フオントのライン単位に、予め任意に設
定できるライン制御メモリを設け、DMA転送シ
ーケンスにおいて、１ライン転送毎に、ライン制
御メモリから読み出した属性情報に従つて、文字
属性制御を行い、ビデオ用メモリへの文字フオン
トの展開と、アンダライン、オーバライン等の文
字属性の処理とを同時に行い得るようにした表示
文字属性制御方式を開示している。

〔産業上の利用分野〕本発明は、ビツトマツプ方式を採用するデイス
プレイ表示制御方式に係り、特に主記憶またはパ
ターンROMからビデオ用メモリ（VRAM）へ文
字フオントを転送するDMA転送シーケンスにお
いて、アンダライン、オーバライン等の文字属性
に従つた転送データの加工を可能とした表示文字
属性制御方式に関するものである。

〔従来の技術〕

例えば、CRTデイスプレイに文字やグラフイ
ツクのパターンを表示させる手段として、表示画
面に対応するビデオ用メモリ（VRAM）を設け、
表示画面の情報を一度VRAMに配置してから、
それをビデオ信号として読み出して表示するビツ
トマツプ方式が知られている。このビツトマツプ
方式では、文字コードから、直接キヤラクタジエ
ネレータを通して、ビデオ信号を生成する方式に
比べ、例えば１文字が24×24ドツトで表されると
すると、72バイトのパターン展開が必要となるた
め、文字画面をVRAMに展開する処理速度が遅
くなる。この処理速度を向上させるため、従来、
主記憶またはパターンROMからVRAMへ、
DMA（Direct Memory Access）転送により、
文字フオントを転送することが行われている。

また従来、表示する文字に対して、アンダライ
ン、オーバラインまたはカーソル等の文字属性の
処理を行うため、線描画処理を行う専用のグラフ
イツク・コントローラを用意して、属性処理を実
現することが行われている。

〔発明が解決しようとする問題点〕

上記従来の方式によれば、文字フオントの
DMA転送制御と、アンダライン、オーバライン
等の文字属性処理に関する制御とが、別々に行わ
れているため、その制御が複雑化し、その制御の
ためのハードウエア量が多くなると共に、
VRAMへ表示データを展開する処理が遅くなる
という問題があつた。

〔問題点を解決するための手段〕

本発明は上記問題点の解決を図り、DMA転送
シーケンスの中で、アンダライン、オーバライン
等の文字属性処理を実現する表示文字属性制御方
式を提供する。

第１図は本発明の原理ブロツク図を示す。

第１図において、CPU１０は、逐次命令をフ
エツチして実行し、処理結果等をデイスプレイに
表示するプロセツサである。DMA転送制御部１
１は、CPU１０が指定した文字フオントを、
DMAにより、VRAM１２へ転送すると共に、所
定のパターン形式で展開する制御を行うものであ
る。デイスプレイ１３は、VRAM１２上の画面
情報を、ビデオ信号に変換して表示する装置であ
る。

ライン制御メモリ１４は、例えば主記憶上の所
定の領域に設けられるメモリであつて、文字フオ
ントの転送ライン毎に、文字フオントの転送デー
タを加工するための文字属性情報が設定されるメ
モリである。ラインカウンタ１５は、DMA転送
制御部１１によつて制御され、ライン制御メモリ
１４の読出しアドレスを与えるカウンタである。

メモリアドレスレジスタ（MAR）１６は、
CPU１０によつて、表示する文字フオントの格
納アドレスが指定されるレジスタである。文字フ
オント記憶領域１７は、主記憶または漢字ROM
等における各文字に対応する文字フオントを記憶
する領域である。

属性ラツチ回路１８は、ライン制御メモリ１４
から読み出された文字属性情報がラツチされる回
路である。データラツチ回路１９は、文字フオン
ト記憶領域１７から読み出したデータをラツチす
る回路である。

文字属性制御回路２０は、属性ラツチ回路１８
にラツチされた属性情報に従つて、データラツチ
回路１９にラツチされたデータを転送するか、ま
たはデータに属性処理を施して転送するかを決定
し、DMA転送シーケンスにおいて、文字属性の
制御を行う回路である。

〔作用〕

CPU１０が、予めライン制御メモリ１４にア
ンダライン、オーバライン等の属性情報を設定
し、表示させたい文字フオントの先頭アドレスを
メモリアドレスレジスタ１６に格納して、DMA
転送制御部１１を起動すると、DMA転送制御部
１１により、ラインカウンタ１５が更新されて、
ライン制御メモリ１４から属性情報が読み出さ
れ、文字属性制御回路２０によつて、文字属性の
処理が施される。属性情報としては、例えばアン
ダライン、オーバライン等の色を指定することが
でき、予め任意にライン制御メモリ１４に属性情
報を設定しておくことにより、VRAM１２への
DMA転送シーケンスの中で、所望する文字属性
によるデータの加工を実現することができる。

〔実施例〕

第２図は文字属性制御回路の例、第３図はライ
ン制御メモリへの設定データ説明図、第４図は文
字属性制御態様を説明する図、第５図は本発明の
一実施例ブロツク図、第６図は縦拡大制御を伴う
文字属性制御の説明図、第７図は本実施例に係る
文字フオントDMA転送シーケンス図である。

第１図に示した文字属性制御回路２０は、例え
ば第２図図示のように構成される。

第２図において、２２は属性ラツチ回路１８に
ラツチされた文字属性情報ATCL＃ｎが、オー
ル・ゼロであるか否かをチエツクするゼロ検出回
路、２３は表示する文字の色を制御するキヤラク
タカラー制御回路、２４ないし２６はマルチプレ
クサ回路である。

本実施例の場合、キヤラクタおよびアンダライ
ン等の属性は、それぞれ８色で表示できるように
なつている。文字属性情報ATCL＃ｎは、そのた
め３ビツトで構成され、それぞれカラー因子であ
るＲ、Ｇ、Ｂに対応して、アンダライン等の属性
カラーを示す。また、文字フオント記憶領域１７
から読み出された文字フオントは、キヤラクタカ
ラー制御回路２３により、カラー因子Ｒ、Ｇ、Ｂ
データに変換される。

各転送ライン毎に、ゼロ検出回路２２によつ
て、属性情報ATCL＃ｎの３ビツトがオール・ゼ
ロであるか否かが判定される。オール・ゼロであ
れば、文字データ(R)、(G)、(B)をマルチプレクサ回
路２４〜２６で選択して、VRAM１２へ転送す
る。また、属性情報ATCL＃ｎが、オール・ゼロ
でない場合には、ATCL＃ｎで指定されたカラー
因子に従つて、文字データに関係なく、VRAM
１２への転送ラインを“１”にして書き込む。

この制御により、以下に説明するように、オー
バラインやアンダライン等の指定が可能となる。
例えば標準文字フオントが８ラインのドツトで構
成されるとする。

マゼンタの色によるオーバラインを指定すると
き、第３図OLに示すように、ライン制御メモリ
１４にデータ設定を行う。これにより、第１ライ
ン目については、属性情報ATCL＃１が101″であ
るため、VRAM１２のＲプレーンとＢプレーン
とに“１”が書き込まれ、第４図に示すように、
オーバラインが描かれる。第２ライン目以降につ
いては、ATCL＃２〜ATCL＃８がオール・ゼロ
であるため、予め指定されたキヤラクタカラーに
より、主記憶上の文字フオントがVRAM１２へ
書き込まれる。

同様に、アンダラインを指定する場合には、第
３図ULに示すように、ATCL＃８の位置に
101″を書き込めばよい。これにより、第４図に示
すように、第８ライン目だけに、属性カラーによ
る“１”が書き込まれる。

図示省略するが、同様に複数ラインについて、
属性情報を指定し、ラインカーソルとして利用す
ることもできる。また所定の色による塗り潰しも
同様に可能である。文字属性情報ATCL＃ｎとし
て、属性カラーを指定するようになつているの
で、オーバライン、アンダライン等のカラーを、
文字フオントのカラーとは独立に、指定すること
ができる。

この例では、ATCL＃ｎを３ビツトとしている
が、それ以上のビツト構成により、多色表示に対
応させることも可能である。

第５図は本発明の一実施例を示している。第５
図において、第１図と同符号のものは第１図図示
のものに対応し、２８はRCラツチ回路、２９は
加算器、３０はCPUバス、３１は制御線、３２
はデータ線、３３はアドレス線、３４はアドレス
マルチプレクサ回路、３５はVRAMアドレス制
御線、３６は表示画面データを表す。

VRAM１２は、カラー表示のため、赤(R)、緑
(G)、青(B)の３枚のプレーンを持つている。DMA
転送制御部１１は、転送先のVRAM１２のアド
レスを示すVRAMアドレスレジスタ、文字フオ
ントのラインの横幅を指定するレジスタ、転送ラ
イン数を指定するレジスタ、カラー指示およびラ
スタオペレーシヨン（ROP）を指定するレジス
タ等を持つている。

ラインの横幅は、例えば４ビツトの倍数が指定
できるようになつている。ライン数は、ライン制
御メモリ１４に設定する転送ラインの数に対応す
る。CPU１０は、ライン横幅およびライン数に
より、文字フオントのサイズを自由に指定でき
る。カラー指示は、キヤラクタカラー用で、Ｒ・
Ｇ・Ｂの３ビツトで行われる。ROP指定は、
VRAM１２へ文字フオントを書き込むときの論
理演算の種別を示すものであり、例えばデータを
上書きする「ストア」、ソースデータを反転させ
てセツトする「ノツトストア」、書込みデータが
ある個所だけデータを記入し、データが“０”の
部分の背景を残す「スーパインポーズ」等の指定
ができるようになつている。

CPU１０は、DMA転送制御部１１を起動する
にあたつて、予む上記制御レジスタに、CPUバ
ス３０、制御線３１を介して上記VRAMアドレ
スやカラー指定等の制御情報を設定する。

本実施例では、文字属性制御の他に、文字の縦
拡大制御や、縦罫線の接続のための引き伸ばし制
御が可能になつている。縦拡大制御や罫線接続制
御の指定は、ライン制御メモリ１４に、属性情報
ATCL＃ｎと共に、転送ラインに対応してラスタ
カウント（RC）情報を制定することにより行わ
れる。

RC情報は、主記憶等の文字フオント記憶領域
１７における文字フオントのアドレスを、ライン
単位に修飾する情報であつて、１ライン転送毎に
文字フオントの先頭アドレスに加算され、文字フ
オントの転送ラインが決定されるようになつてい
るものである。

第６図は、本発明に係るラインカーソルの文字
属性制御と、２倍の縦拡大制御の例を示してい
る。

文字フオントの先頭アドレスは、Ａ番地であ
り、８ラインで構成されている。ライン制御メモ
リ１４には、縦拡大制御のため、16ライン分の情
報を設定する。この例では、属性情報ATCL
＃15、ATCL＃16が“110”とされ、属性カラー
として黄色が指定されている。ライン＃１〜＃14
は、属性情報がオール・ゼロであり、この部分に
対応するラインは、文字フオントのデータを選択
すべきことを示している。

RC情報は、ライン＃１と＃２が「０」、ライン
＃３と＃４が「１」、ライン＃５と＃６が「２」、
…というように、２回ずつ同じ値が繰り返されて
いる。このRC情報は、文字フオントから転送す
るラインのアドレスを決めるインデツクス値とし
て用いられるので、第６図に示すように、文字フ
オントの各ラインが２回ずつ転送され、DMA転
送シーケンスにおいて、文字属性制御と共に、縦
拡大制御が同時になされることになる。

同様にライン制御メモリ１４に、RC情報とし
て、同じ値を持つものを連続して設定することに
より、縦罫線を引き伸ばして接続することなども
できる。また、横幅、ライン数が可変であるた
め、いわゆるマルチフオント制御も可能である。

第５図図示RCラツチ回路２８は、ライン制御
メモリ１４から読み出したRC情報をラツチする
回路であり、加算器２９は、メモリアドレスレジ
スタ１６の内容と、ラツチされたRC情報とを加
算し、転送ラインのアドレスを生成する回路であ
る。アドレスマルチプレクサ回路３４は、ライン
制御メモリ１４からの読出しと、文字フオント記
憶領域１７からの読出しとを切換える。

以下、第７図に従つて、本実施例における
DMA転送シーケンスを説明する。

CPU１０は、転送したい文字フオントが格
納されている主記憶の先頭アドレスを、メモリ
アドレスレジスタ１６に格納する。

また、ライン制御メモリ１４に対して、文字
属性情報ATCL＃ｎと、RC情報RC＃ｎとを、
必要ライン数分設定する。

CPU１０は、必要に応じてDMA転送制御部
１１の制御レジスタにVRAM１２の転送先ア
ドレス等の情報を設定し、DMA転送制御部１
１を起動する。

これにより、第７図に示すように、ライン制
御メモリ読出しサイクルが開始される。即ち、
主記憶上の文字フオントを読み込む前に、ライ
ンストローブ信号LSTBが送出され、その間に
ラインカウンタ１５の値に従つて、ライン制御
メモリ１４から、属性情報およびRC情報の読
出しが行われる。LSTBの立上がりで、そのラ
インに該当する属性情報は、属性ラツチ回路１
８にラツチされ、RC情報は、RCラツチ回路２
８にラツチされる。

次にDMA転送制御部１１からキヤラクタス
トローブ信号CSTBが送出され、文字フオント
読み出しサイクルとなる。このサイクルでは、
メモリアドレスレジスタ１６で指定された値
と、RCラツチ回路２８にラツチされたRC情報
との加算が行われ、加算結果を主記憶のアドレ
スとして、文字フオントが１ライン分読み出さ
れる。そのデータは、CSTBの立下がりで、デ
ータラツチ回路１９にラツチされる。

次にDMA転送制御部１１からVRAMストロ
ーブ信号VSTBが送出され、VRAM書込みサ
イクルとなる。このサイクルでは、文字属性制
御回路２０により、属性ラツチ回路１８にラツ
チされた属性情報の判定が行われ、データラツ
チ回路１９にラツチされた文字パターンが、属
性情報に従つて加工されて、VRAM１２の所
定のエリアに書き込まれる。

上記シーケンス〜によるDMA転送サイ
クルが、各ライン単位に繰り返し実行され、指
定されたライン数だけ繰り返されるとDMA転
送シーケンスが完了する。これにより、主記憶
上の文字フオントに属性処理が施され、所定の
パターン形式でもつて、表示データがVRAM
１２に展開されることとなる。

以上のように、ライン制御メモリ１４に、転送
する文字フオントのラインに対応して、文字属性
情報をセツトし、また、転送すべきラインを指定
するRC情報を適宜セツトしておくだけで、所望
する属性処理および種々のパターン展開を、
DMA転送シーケンスの中で、高速に実現できる
こととなる。

〔発明の効果〕

以上説明したように、本発明によれば、文字フ
オントのDMA転送シーケンスにおいて、主記憶
や漢字ROM等に格納された文字フオントに、ア
ンダライン、オーバライン等の属性処理を施し
て、VRAMへ転送することができるようになり、
文字属性処理の効率化が可能となる。例えば、属
性情報として、属性カラーの情報を用いることな
どにより、キヤラクタカラーと異なる色の属性に
関するパターンを表示させることもできるように
なる。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は文
字属性制御回路の例、第３図はライン制御メモリ
への設定データ説明図、第４図は文字属性制御態
様を説明する図、第５図は本発明の一実施例ブロ
ツク図、第６図は縦拡大制御を伴う文字属性制御
の説明図、第７図は本実施例に係る文字フオント
DMA転送シーケンス図を示す。図中、１１はDMA転送制御部、１２は
VRAM、１３はデイスプレイ、１４はライン制
御メモリ、１７は文字フオント記憶領域、２０は
文字属性制御回路を表す。

Claims

【特許請求の範囲】１デイスプレイ１３に対する表示データが格納
されるビデオ用メモリ１２を備え、該ビデオ用メ
モリへ表示データをDMA転送する制御方式であ
つて、各文字対応にその文字フオントを記憶する文字
フオント記憶領域１７と、上記文字フオントの転送ライン単位に、少なく
とも色に関する加工情報を含む文字属性情報を記
憶するライン制御メモリ１４と、１ライン転送毎に上記ライン制御メモリから読
み出された文字属性情報に基づいて、文字フオン
トの転送データを加工する文字属性制御手段２０
と、上記ライン制御メモリからの読出しおよび上記
文字属性制御手段を制御し、DMA転送シーケン
スにおいて、少なくともアンダライン、オーバラ
インを含む文字属性処理がなされた転送データを
上記ビデオ用メモリに展開する制御を行うDMA
転送制御手段１１とを備えたことを特徴とする表
示文字属性制御方式。