JPH0546029B2 - - Google Patents
Info
- Publication number
- JPH0546029B2 JPH0546029B2 JP57094804A JP9480482A JPH0546029B2 JP H0546029 B2 JPH0546029 B2 JP H0546029B2 JP 57094804 A JP57094804 A JP 57094804A JP 9480482 A JP9480482 A JP 9480482A JP H0546029 B2 JPH0546029 B2 JP H0546029B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- speed
- signal
- fixed voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D13/00—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover
- G05D13/62—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover characterised by the use of electric means, e.g. use of a tachometric dynamo, use of a transducer converting an electric value into a displacement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Motor And Converter Starters (AREA)
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル記録されたデイスク、テー
プ等の信号再生装置の信号再生速度をスムーズに
目標速度にするためのモータの再生速度制御装置
に関する。
プ等の信号再生装置の信号再生速度をスムーズに
目標速度にするためのモータの再生速度制御装置
に関する。
デイスクやテープのような記録媒体にデイジタ
ル情報を記録する場合、一般に同期信号を付加し
再生時にはこの同期信号を検出し、この同期信号
周期が一定になるように再生速度を制御する。こ
の例として、第１図にPCMデイスク再生装置の
再生速度制御回路のブロツク図を示す。第１図に
おいて、１はモータ、２はデイスク、３はピツク
アツプ（以下PUという。）、４はPU３で拾い出し
た信号の中から同期信号を検出する同期信号検出
回路、５はもう一つの再生速度検出回路である。
ここで、再生速度検出回路５は装置の再生速度が
同期信号検出回路４の検出範囲を越えている場合
に用いるものでPU３で取り出した信号中の特有
の信号たとえば最長パルスを検出し、正常動作時
の同期信号周期／最長パルス巾、の比で決まる倍
数Ｎでこの検出パルス巾をＮ倍することにより同
期信号周期を予測する速度検出回路である。６は
切り換え回路、７は切り換え制御回路、８は周波
数電圧変換回路（以下、−Ｖ変換器という）
で、定電流源１６、遅延回路９、パルス発生回路
１０，１１、積分用容量１２、スイツチ１４，１
７およびホールド容量１３から構成されている。
１５はモータ１のドライブ回路、１９は記録信号
を再生するためのデイジタル処理回路である。
ル情報を記録する場合、一般に同期信号を付加し
再生時にはこの同期信号を検出し、この同期信号
周期が一定になるように再生速度を制御する。こ
の例として、第１図にPCMデイスク再生装置の
再生速度制御回路のブロツク図を示す。第１図に
おいて、１はモータ、２はデイスク、３はピツク
アツプ（以下PUという。）、４はPU３で拾い出し
た信号の中から同期信号を検出する同期信号検出
回路、５はもう一つの再生速度検出回路である。
ここで、再生速度検出回路５は装置の再生速度が
同期信号検出回路４の検出範囲を越えている場合
に用いるものでPU３で取り出した信号中の特有
の信号たとえば最長パルスを検出し、正常動作時
の同期信号周期／最長パルス巾、の比で決まる倍
数Ｎでこの検出パルス巾をＮ倍することにより同
期信号周期を予測する速度検出回路である。６は
切り換え回路、７は切り換え制御回路、８は周波
数電圧変換回路（以下、−Ｖ変換器という）
で、定電流源１６、遅延回路９、パルス発生回路
１０，１１、積分用容量１２、スイツチ１４，１
７およびホールド容量１３から構成されている。
１５はモータ１のドライブ回路、１９は記録信号
を再生するためのデイジタル処理回路である。
以下第１図の動作を第２図に示すタイムチヤー
トをもちいて説明する。
トをもちいて説明する。
PU３でデイスク２より取り出された信号○イの
再生速度は同期信号検出回路４および再生速度検
出回路５で、それぞれ同期信号及び速度に対応す
る周期の信号として検出される。
再生速度は同期信号検出回路４および再生速度検
出回路５で、それぞれ同期信号及び速度に対応す
る周期の信号として検出される。
起動時等、再生速度が所定の速度と大きく異な
る場合には、再生速度検出回路５の出力○ハを−
Ｖ変換器８に入力するように切り換え制御回路７
および切り換え回路６は動作する。
る場合には、再生速度検出回路５の出力○ハを−
Ｖ変換器８に入力するように切り換え制御回路７
および切り換え回路６は動作する。
切り換え回路６の出力○ホは遅延回路９、パルス
発生回路１０を経てスイツチ回路１７及びパルス
発生回路１１を経てスイツチ回路１４に導かれ、
スイツチ回路１７，１４をそれぞれON／OFFす
る。パルス発生回路１１は○ホの立上り点A1で短
かいパルス○トを発生し、このときスイツチ回路１
４を閉じてコンデンサ１３にコンデンサ１の電圧
を加える。○トのパルスが終了するとコンデンサ１
３の電圧はホールドされる。一方遅延回路９を経
たパルス発生回路１０の出力パルスは、A1より
遅れたB1点で発生し、スイツチ１７をONする。
このときにはコンデンサ１２の電荷は放電され○チ
の電圧は０となる。パルス発生器１０のパルスが
終了すると電流源１６からコンデンサ１２に電流
が積分され、次のパルスがくるまで○チの電圧は上
昇する。次にパルス発生回路１１でA2の点に発
生するパルスによつて、コンデンサ１３はコンデ
ンサ１２の電圧がサンプリングされ、ホールドさ
れる。
発生回路１０を経てスイツチ回路１７及びパルス
発生回路１１を経てスイツチ回路１４に導かれ、
スイツチ回路１７，１４をそれぞれON／OFFす
る。パルス発生回路１１は○ホの立上り点A1で短
かいパルス○トを発生し、このときスイツチ回路１
４を閉じてコンデンサ１３にコンデンサ１の電圧
を加える。○トのパルスが終了するとコンデンサ１
３の電圧はホールドされる。一方遅延回路９を経
たパルス発生回路１０の出力パルスは、A1より
遅れたB1点で発生し、スイツチ１７をONする。
このときにはコンデンサ１２の電荷は放電され○チ
の電圧は０となる。パルス発生器１０のパルスが
終了すると電流源１６からコンデンサ１２に電流
が積分され、次のパルスがくるまで○チの電圧は上
昇する。次にパルス発生回路１１でA2の点に発
生するパルスによつて、コンデンサ１３はコンデ
ンサ１２の電圧がサンプリングされ、ホールドさ
れる。
ところで再生速度が同期信号検出回路４の検出
範囲内に入ると、切り換え制御回路７切り換え回
路６を駆動して速度信号を同期信号検出回路４の
出力○ロ側に切り換え、同期信号をもとにした速度
制御をおこなう。
範囲内に入ると、切り換え制御回路７切り換え回
路６を駆動して速度信号を同期信号検出回路４の
出力○ロ側に切り換え、同期信号をもとにした速度
制御をおこなう。
以上説明したようにPU３より信号が取り出さ
れている状態では速度制御がスムーズにおこなわ
れるが、PU３が信号を取り出せない状態、たと
えば起動時等デイスク２が静止している状態では
信号が得られない。この状態では回転数に対応し
た速度信号が得られていないため、速度制御をお
こなうと逆転、暴走といつた動作をおこす可能性
がある。
れている状態では速度制御がスムーズにおこなわ
れるが、PU３が信号を取り出せない状態、たと
えば起動時等デイスク２が静止している状態では
信号が得られない。この状態では回転数に対応し
た速度信号が得られていないため、速度制御をお
こなうと逆転、暴走といつた動作をおこす可能性
がある。
本発明の目的は静止から定常回転に達するまで
スムーズに制御する再生速度制御装置を提供する
ことにある。
スムーズに制御する再生速度制御装置を提供する
ことにある。
このため本発明は静止から定常回転に引き込ま
せる場合、最初に一定電圧を与えてモータを回転
させ、PUより信号が取り出される状態となつた
後、速度制御をおこなうようにしたことにある。
せる場合、最初に一定電圧を与えてモータを回転
させ、PUより信号が取り出される状態となつた
後、速度制御をおこなうようにしたことにある。
第３図は本発明による一実施例を示す。第３図
において第１図と同一符号は第１図と同一物を示
す。２０は固定電圧、２１は信号のエンベロープ
を検出してPU３が信号を検出しているか否かを
判別する状態判別器、２２は切り換え回路であ
る。
において第１図と同一符号は第１図と同一物を示
す。２０は固定電圧、２１は信号のエンベロープ
を検出してPU３が信号を検出しているか否かを
判別する状態判別器、２２は切り換え回路であ
る。
以下第３図の動作を第４図のタイムチヤートを
もちいて説明する。
もちいて説明する。
デイスク２が静止している状態では、PU３は
信号を読み出すことができず、再生速度信号は得
られない。
信号を読み出すことができず、再生速度信号は得
られない。
ｔ＝０で入り換え回路２２を固定電圧２０側に
接続すると、モータ１に固定電圧２０が印加され
モータ１は回転する。デイスク２が回転すると
PU３より信号○イが取り出されてくる。時間ｔ＝
t1になると信号○イが充分得られるようになり、状
態判別器２１出力○ヌは“High”となり、速度信
号による制御信号○リ側を選択するよう切り換え回
路２２を制御する。ここでは信号○イが再生されて
いるので、以下従来例で説明した過程で回転数制
御がおこなわれ、時間ｔ＝t2において同期検出範
囲内まで回転数は引き込まれ、切り換え制御回路
７の出力○ニは“High”となり、同期信号をもと
とした安定な回転制御へと引き込まれていく。
接続すると、モータ１に固定電圧２０が印加され
モータ１は回転する。デイスク２が回転すると
PU３より信号○イが取り出されてくる。時間ｔ＝
t1になると信号○イが充分得られるようになり、状
態判別器２１出力○ヌは“High”となり、速度信
号による制御信号○リ側を選択するよう切り換え回
路２２を制御する。ここでは信号○イが再生されて
いるので、以下従来例で説明した過程で回転数制
御がおこなわれ、時間ｔ＝t2において同期検出範
囲内まで回転数は引き込まれ、切り換え制御回路
７の出力○ニは“High”となり、同期信号をもと
とした安定な回転制御へと引き込まれていく。
第５図は−Ｖ変換器８をデイジタル回路で構
成した場合の本発明の他の実施例である。本実施
例では速度検出信号のパルス間隔を計数し、計数
値に比例したPWM波をつくり、このPWM波を
平滑して速度に比例した電圧を得、これを制御対
象に帰還して速度制御をおこなうものである。
成した場合の本発明の他の実施例である。本実施
例では速度検出信号のパルス間隔を計数し、計数
値に比例したPWM波をつくり、このPWM波を
平滑して速度に比例した電圧を得、これを制御対
象に帰還して速度制御をおこなうものである。
第５図において第３図と同一符号は同一物を示
す。以下第６図に示すタイムチオートをもとに第
５図の動作を説明する。
す。以下第６図に示すタイムチオートをもとに第
５図の動作を説明する。
４０は基準発振器、４１，４２，４３，４４，
４７はカウンタ、４５はラツチ、４６はMPX、
５０は加算器、５１はEx−oRで構成された位相
比較器、５２はPWM平滑用フイルタ、５３，５
４はANDゲートである。カウンタ４２，４３は
切り換え回路６の出力○ホに対して時間ta，tb遅延
した信号，を出力する。カウンタ４１はリセ
ツト信号でリセツトされた後、基準発振器４０
のクロツクで計数を初めリセツト信号区間の長
さを計数する。ラツチ４５はラツチ信号により
カウンタ４１の計数値をラツチする。MPX４６
をＡ側に選択すると、カウンタ４７には速度検出
信号のパルス幅に対応した計数値が得られる。カ
ウンタ４７にこの計数値がロードされ計数値に比
例したデユーテイ比をもつPWM信号がつくら
れる。このPWM波を平滑することにより、再生
速度に比例した直流電圧を得ることができる。同
様にカウンタ４４により基準電源に相当する一定
のデユーテイ比をもつ信号をつくり、両者を加
算器５０に入力し、モータ１の制御電圧を得てい
る。
４７はカウンタ、４５はラツチ、４６はMPX、
５０は加算器、５１はEx−oRで構成された位相
比較器、５２はPWM平滑用フイルタ、５３，５
４はANDゲートである。カウンタ４２，４３は
切り換え回路６の出力○ホに対して時間ta，tb遅延
した信号，を出力する。カウンタ４１はリセ
ツト信号でリセツトされた後、基準発振器４０
のクロツクで計数を初めリセツト信号区間の長
さを計数する。ラツチ４５はラツチ信号により
カウンタ４１の計数値をラツチする。MPX４６
をＡ側に選択すると、カウンタ４７には速度検出
信号のパルス幅に対応した計数値が得られる。カ
ウンタ４７にこの計数値がロードされ計数値に比
例したデユーテイ比をもつPWM信号がつくら
れる。このPWM波を平滑することにより、再生
速度に比例した直流電圧を得ることができる。同
様にカウンタ４４により基準電源に相当する一定
のデユーテイ比をもつ信号をつくり、両者を加
算器５０に入力し、モータ１の制御電圧を得てい
る。
さらに本実施例では回転数をより精度良く合せ
るため位相制御をかけている。これは速度検出信
号○ホと基準信号との位相差をEx−OR等の位相比
較器５１により検出し、加算器５０を介して制御
対象となるモータ１に帰還するものである。
るため位相制御をかけている。これは速度検出信
号○ホと基準信号との位相差をEx−OR等の位相比
較器５１により検出し、加算器５０を介して制御
対象となるモータ１に帰還するものである。
起動時には信号○イが検出されていないため、状
態判別器２１の出力○ヌは“Low”となる。MPX
４６はＢ側の固定データが選択され、カウンタ４
７の出力は一定のデユーテイ比のパルス信号が
出力される。一方位相比較器の出力５１は、切り
換え回路出力○ホ側がANDゲート５４によりゲー
トされるため同様に一定デユーテイ比となる。こ
れより加算器５０の出力には所定の電圧がモータ
１に印加されデイスク２は回転を始める。
態判別器２１の出力○ヌは“Low”となる。MPX
４６はＢ側の固定データが選択され、カウンタ４
７の出力は一定のデユーテイ比のパルス信号が
出力される。一方位相比較器の出力５１は、切り
換え回路出力○ホ側がANDゲート５４によりゲー
トされるため同様に一定デユーテイ比となる。こ
れより加算器５０の出力には所定の電圧がモータ
１に印加されデイスク２は回転を始める。
時間ｔ＝t1となると信号○イが検出され、状態判
別器２１の出力○ヌが“High”となり、MPX４６
がＢからＡ側のデータに切り換わり、かつゲート
５４もONとなり信号が検出されている時の所定
の動作となり、従来例に示す過程で回転数を制御
する。
別器２１の出力○ヌが“High”となり、MPX４６
がＢからＡ側のデータに切り換わり、かつゲート
５４もONとなり信号が検出されている時の所定
の動作となり、従来例に示す過程で回転数を制御
する。
本実施例では起動時には速度検出信号、基準
信号はデユーテイ50％、位相比較信号はデユ
ーテイ50％として所定の電圧を得ている。これは
およびを“Low”レベル、のみデユーテ
イ50％とする等いくつかの方法が考えられ、
MPX４６の固定データおよび位相比較器５１の
基準入力波形により任意のデユーテイ比が得られ
る。
信号はデユーテイ50％、位相比較信号はデユ
ーテイ50％として所定の電圧を得ている。これは
およびを“Low”レベル、のみデユーテ
イ50％とする等いくつかの方法が考えられ、
MPX４６の固定データおよび位相比較器５１の
基準入力波形により任意のデユーテイ比が得られ
る。
以上説明したようにデイジタル回路で−Ｖ変
換器８を構成すると、固定電圧発生器が不要とな
り回路の簡素化がはかれる。さらにANDゲート
５３の制御入力端子S1を“Low”にすると全
ANDゲート５３の出力は“Low”となり、加算
器５０の出力は零となる。このようにして、デイ
ジタル回路により停止、起動、定常の回転制御を
簡単におこなうことができる。
換器８を構成すると、固定電圧発生器が不要とな
り回路の簡素化がはかれる。さらにANDゲート
５３の制御入力端子S1を“Low”にすると全
ANDゲート５３の出力は“Low”となり、加算
器５０の出力は零となる。このようにして、デイ
ジタル回路により停止、起動、定常の回転制御を
簡単におこなうことができる。
第７図は本発明の別の一実施例である。第５図
と同一符号は同一物である。
と同一符号は同一物である。
第８図は第７図の動作を説明するためのタイム
チヤートである。以下図をもちいて説明する。
チヤートである。以下図をもちいて説明する。
状態判別器２１はピツクアツプ３の動作をチエ
ツクするものである。デイスク２にはらせん状に
信号が刻まれており、ピツクアツプ３はこの信号
列の上をトレースして信号○イを取り出している。
一般にこのようなピツクアツプ３は縦方向（フオ
ーカス方向とする。）と横方向（トラツキング方
向とする。）に対して制御をかけ、信号上をピツ
クアツプ３が正しくトレースして信号を読み出す
ようにしている。この様子を示したものが第８図
フオーカス制御信号、トラツク制御信号であ
る。
ツクするものである。デイスク２にはらせん状に
信号が刻まれており、ピツクアツプ３はこの信号
列の上をトレースして信号○イを取り出している。
一般にこのようなピツクアツプ３は縦方向（フオ
ーカス方向とする。）と横方向（トラツキング方
向とする。）に対して制御をかけ、信号上をピツ
クアツプ３が正しくトレースして信号を読み出す
ようにしている。この様子を示したものが第８図
フオーカス制御信号、トラツク制御信号であ
る。
時間ｔ＝tiでフオーカスサーボがONとなりピ
ツクアツプ３は信号○イを読み出すが、トラツク制
御がかかつていないため、まだ正しく信号を読み
出せない。ｔ＝tjでトラツクサーボONとなり正
しく信号列上をトレースするようになり信号○イは
正常の波形となる。フオーカス、トラツク制御が
正しく動作したことにより、状態判別器２１は信
号○イがデイスク２より読み出されたと判別し、そ
の出力○ヌを“High”として−Ｖ変換器８、お
よびANDゲート５４をアクテイブとして切り換
え出力○ホを入力し、デイスク２の回転を制御す
る。
ツクアツプ３は信号○イを読み出すが、トラツク制
御がかかつていないため、まだ正しく信号を読み
出せない。ｔ＝tjでトラツクサーボONとなり正
しく信号列上をトレースするようになり信号○イは
正常の波形となる。フオーカス、トラツク制御が
正しく動作したことにより、状態判別器２１は信
号○イがデイスク２より読み出されたと判別し、そ
の出力○ヌを“High”として−Ｖ変換器８、お
よびANDゲート５４をアクテイブとして切り換
え出力○ホを入力し、デイスク２の回転を制御す
る。
以上説明したように状態判別器の判別手段とし
ては第５図で説明した信号○イのエンベロープを検
出する以外に、ピツクアツプ３の制御信号を使う
ことでも実現することが可能である。
ては第５図で説明した信号○イのエンベロープを検
出する以外に、ピツクアツプ３の制御信号を使う
ことでも実現することが可能である。
以上述べたように本発明により起動時に再生速
度制御回路が異常動作する問題をなくすことがで
きる。またモータに帰還する制御出力をデイジタ
ル信号でおこなうことにより、回転制御の回路の
簡素化がはかれる。また、モータの回転数検出回
路とは別個に（回転数の検出とは別個に）、状態
判別回路でエンベロープ検出、あるいはフオーカ
ス制御信号及びトラツク制御信号を検出すること
によつて状態を判別するようにしているので、正
しく信号が再生され始めたことを検出・確認した
ときのみ、すなわち例えば、モータが回転を始め
てピツクアツプが正しくデイスクのトラツクをト
レースし始めたことを確認したときのみ、固定電
圧を供給する起動回路側から再生速度制御回路側
に切り換わるように機能させることができる。従
つて、起動状態から、正しい再生状態への移行が
安全・確実に行われ、より安定に定常回転に引き
込める。
度制御回路が異常動作する問題をなくすことがで
きる。またモータに帰還する制御出力をデイジタ
ル信号でおこなうことにより、回転制御の回路の
簡素化がはかれる。また、モータの回転数検出回
路とは別個に（回転数の検出とは別個に）、状態
判別回路でエンベロープ検出、あるいはフオーカ
ス制御信号及びトラツク制御信号を検出すること
によつて状態を判別するようにしているので、正
しく信号が再生され始めたことを検出・確認した
ときのみ、すなわち例えば、モータが回転を始め
てピツクアツプが正しくデイスクのトラツクをト
レースし始めたことを確認したときのみ、固定電
圧を供給する起動回路側から再生速度制御回路側
に切り換わるように機能させることができる。従
つて、起動状態から、正しい再生状態への移行が
安全・確実に行われ、より安定に定常回転に引き
込める。
第１図は従来の再生速度制御回路の、ブロツク
図、第２図は第１図のタイムチヤート図、第３図
は本発明の一実施例のブロツク図、第４図は第３
図のタイムチヤート図、第５図は本発明の他の実
施例のブロツク図、第６図は第５図のタイムチヤ
ート図、第７図は本発明の別の実施例のブロツク
図、第８図は第７図のタイムチヤート図である。 １……モータ、２……デイスク、３……ピツク
アツプ、４……同期信号検出回路、５……再生速
度検出回路、６……切り換え回路、８……−Ｖ
変換器、２１……判別回路、４１，４２，４３，
４４，４７……カウンタ、４６……MPX、５０
……加算器、５１……位相比較器、５２……平滑
用フイルタ、５３，５４……ANDゲート。
図、第２図は第１図のタイムチヤート図、第３図
は本発明の一実施例のブロツク図、第４図は第３
図のタイムチヤート図、第５図は本発明の他の実
施例のブロツク図、第６図は第５図のタイムチヤ
ート図、第７図は本発明の別の実施例のブロツク
図、第８図は第７図のタイムチヤート図である。 １……モータ、２……デイスク、３……ピツク
アツプ、４……同期信号検出回路、５……再生速
度検出回路、６……切り換え回路、８……−Ｖ
変換器、２１……判別回路、４１，４２，４３，
４４，４７……カウンタ、４６……MPX、５０
……加算器、５１……位相比較器、５２……平滑
用フイルタ、５３，５４……ANDゲート。
Claims (1)
- 【特許請求の範囲】 １ 記録媒体より読み出し装置で読み出した信号
を基にして再生速度に対応する速度検出を行う複
数の速度検出器と、固定電圧発生手段と、前記複
数の速度検出器と前記固定電圧発生手段の出力を
択一的に選択する切り換え回路と、前記読み出し
装置で読み出した信号のエンベロープ検出出力に
より状態を判別し、判別結果に応じた切り換え制
御信号を前記切り換え回路に出力する状態判別回
路とを備え、前記切り換え回路の出力を制御対象
に帰還させるようにしてなる再生速度制御装置で
あつて、 起動時には前記状態判別回路によつて、前記固
定電圧発生手段による固定電圧が前記制御対象に
印加されるように前記切り換え回路を制御し、起
動後に前読み出し装置で読み出した信号が正しく
再生され始めたことを前記状態判別回路で判別す
ると、状態判別回路によつて前記切り換え回路を
制御して、前記複数の速度検出器の出力の一つが
前記制御対象に印加されるようにしたことを特徴
とする再生速度制御装置。 ２ 記録媒体より読み出し装置で読み出した信号
を基にして再生速度に対応する速度検出を行う複
数の速度検出器と、固定電圧発生手段と、前記複
数の速度検出器と前記固定電圧発生手段の出力を
択一的に選択する切り換え回路と、前記読み出し
装置のフオーカス制御信号及びトラツク制御信号
の検出によつて該読み出し装置の状態を判別し、
判別結果に応じた切り換え制御信号を前記切り換
え回路に出力する状態判別回路とを備え、前記切
り換え回路の出力を制御対象に帰還させるように
してなる再生速度制御装置であつて、 起動時には前記状態判別回路によつて、前記固
定電圧発生手段による固定電圧が前記制御対象に
印加されるように前記切り換え回路を制御し、起
動後に前記読み出し装置で読み出した信号が正し
く再生され始めたことを前記状態判別回路で判別
すると、状態判別回路によつて前記切り換え回路
を制御して、前記複数の速度検出器の出力の一つ
が前記制御対象に印加されるようにしたことを特
徴とする再生速度制御装置。 ３ 前記速度検出器は速度検出回路と位相検出回
路とからなり、前記速度検出回路の速度電圧変換
器および位相検出回路の位相電圧変換器をデイジ
タル回路で構成し、起動時には前記速度検出回路
と前記位相検出回路が前記固定電圧発生手段とし
て動作して夫々の出力の和が前記固定電圧になる
ように構成し、前記記録媒体より前記読み出し装
置で信号が読み出し可能となる所定時間経過後、
前記速度検出回路および前記位相検出回路が前記
制御対象を速度制御、位相制御する動作をするよ
うに制御する特許請求の範囲第１項または第２項
記載の再生速度制御装置。 ４ 前記速度検出回路および前記位相検出回路の
出力はゲート回路でゲートしてデイジタル出力を
“Low”レベルとして前記制御対象を停止せしめ
る特許請求の範囲第３項記載の再生速度制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9480482A JPS58212379A (ja) | 1982-06-04 | 1982-06-04 | 再生速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9480482A JPS58212379A (ja) | 1982-06-04 | 1982-06-04 | 再生速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58212379A JPS58212379A (ja) | 1983-12-10 |
| JPH0546029B2 true JPH0546029B2 (ja) | 1993-07-12 |
Family
ID=14120241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9480482A Granted JPS58212379A (ja) | 1982-06-04 | 1982-06-04 | 再生速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212379A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0820907B2 (ja) * | 1986-07-22 | 1996-03-04 | 松下電器産業株式会社 | 回転数制御装置 |
| JP2662254B2 (ja) * | 1988-08-22 | 1997-10-08 | パイオニア株式会社 | ディスクプレーヤの時間軸制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225924A (en) * | 1975-08-22 | 1977-02-26 | Nippon Soken Inc | Fuel quality improvement device-lded internal combustion engine |
| JPS53150413U (ja) * | 1977-05-02 | 1978-11-27 | ||
| JPS5942433B2 (ja) * | 1979-07-30 | 1984-10-15 | 日本特殊陶業株式会社 | 点火プラグの製造法 |
-
1982
- 1982-06-04 JP JP9480482A patent/JPS58212379A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58212379A (ja) | 1983-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532561A (en) | Playback speed control system | |
| EP0081757A1 (en) | Circuit for extracting or regenerating frame synchronizing signals | |
| JPH0223945B2 (ja) | ||
| JPS6314425B2 (ja) | ||
| JPS6314424B2 (ja) | ||
| JPH0135419B2 (ja) | ||
| JPH0546029B2 (ja) | ||
| JPH11232772A (ja) | ディスク回転制御装置 | |
| JPH03711B2 (ja) | ||
| US6141171A (en) | Cue signal detection circuit of magnetic recording and reproducing device | |
| JPH0381219B2 (ja) | ||
| JP2555151B2 (ja) | 磁気記録再生装置 | |
| JPS62252563A (ja) | 磁気記録再生装置 | |
| JP2664068B2 (ja) | 波形整形回路 | |
| JPS63862B2 (ja) | ||
| JPH028385B2 (ja) | ||
| JPH0616340B2 (ja) | 再生速度制御装置 | |
| KR100194037B1 (ko) | 영상신호 처리장치의 테이프 주행속도 검출회로 및 방법 | |
| JPH0429143B2 (ja) | ||
| JP2558656B2 (ja) | 磁気テ−プの記録速度自動判別装置 | |
| JP3007768B2 (ja) | 記録モード判別装置 | |
| JPH0327986B2 (ja) | ||
| JPH0341022B2 (ja) | ||
| JPH0584584B2 (ja) | ||
| JPS6348103B2 (ja) |