JPH0546465A

JPH0546465A - 計算機のデータアクセス方式

Info

Publication number: JPH0546465A
Application number: JP20576091A
Authority: JP
Inventors: Toru Watabe; 徹渡部; Takahito Noda; 敬人野田; Yuji Kamisaka; 裕士神阪; Kazuyasu Nonomura; 一泰野々村; Takumi Maruyama; 拓巳丸山; Takumi Takeno; 巧竹野; Shinya Kato; 慎哉加藤; Chiyonsuwannapaisaan Poonshiyai; チヨンスワンナパイサーンポーンシヤイ
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-08-16
Filing date: 1991-08-16
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】本発明は、複数バイト数のデータを同時に転
送できるバスに、記憶装置と処理装置とが接続された計
算機のデータアクセス方式に関し、記憶装置にデータの
書込みを行う場合に、この処理に要するプログラムのス
テップ数を減らすと共に、処理が高速に行えるアクセス
方式を提供することを目的とする。【構成】処理装置１５に、命令を解析実行する制御部
１６と、保持データをバス１３に出力するライトバッフ
ァ９と、記憶装置１４の書込アドレスを指定するライト
アドレスレジスタ４と、上記記憶装置１４に書込むデー
タのバイト数をカウント値として設定するライトカウン
タ１１とを備え、ライト命令により、上記カウント値が
示すものを、記憶装置１４に書込むバイト数とし、この
数のデータを上記ライトバッファ９から上記バス１３に
出力すると共に、これらのデータを上記レジスタ４で指
定された書込アドレスに書込む構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数バイト数のデータ
を同時に転送できるバスに、記憶装置とこの記憶装置に
データを書込む処理装置とが接続された計算機のデータ
アクセス方式に関する。

【０００２】

【従来の技術】図５及び図６に従来例に係る計算機の構
成図を示す。この装置は、複数バイト数のデータを同時
に転送できるデータバス２０（以下、多バイト幅を有す
るバスという）と、このバス２０に、データを記憶する
メモリ装置２１と、処理装置３２（以下、プロセッサと
いう）とが接続され、データバス２０を介して処理装置
３２がメモリ装置２１をアクセスするように構成されて
いる。

【０００３】上記プロセッサ３２は、命令の解析実行を
行う制御部３３と、データバス２０を介してメモリ装置
２１をアクセスする転送部３４とから構成されている。
上記制御部３３は、プロセッサ３２を制御する為のマイ
クロ命令が保持されているマイクロ命令保持メモリ１
と、マイクロ命令を解析実行する制御回路３と、この制
御回路３からのＮＡ（ＮｅｘｔＡｄｄｒｅｓｓ：次に
実行するマイクロ命令アドレス）により、マイクロ命令
保持メモリ１から読み出されたマイクロ命令が保持され
るマイクロ命令保持レジスタ２とを備えている。

【０００４】また、転送部３４は、ライトデータを保持
するライトバッファ９，１０（以下、ＷＢ０，１とい
う）と、メモリ装置２１のアドレスを指定するライトア
ドレスレジスタ４（以下、ＷＡという）及びこのアドレ
スを更新するＷＡ更新回路５と、このＷＡ４に保持され
ているアドレスが移される外部ライトアドレスレジスタ
６（以下、ＷＡＤという）と、ＷＢ０−９，ＷＢ１−１
０に順次保持されるデータの保持位置を指定するライト
ポインタ７（以下、ＷＰという）及びＷＰ更新回路８と
を有している。

【０００５】上記ＷＡ４は、最初に制御回路３からの指
示により初期データがセットされる。このセットの後、
ＷＡ４は、制御回路３からの指示によりメモリ装置２１
に対するライトアクセスが行われる度にＷＡ更新回路５
により更新される。上記ＷＰ７も最初に制御回路３から
の指示により、初期データとしてＷＰ７にはＷＡ４にセ
ットされるデータの下位の所定ビットがセットされる。
このセットの後、制御回路３によるライトアクセス指示
で指定されたバイト数分だけＷＰ７の内容がＷＰ更新回
路８によりカウントアップされる。

【０００６】また、ＷＢ０−９，ＷＢ１−１０は、制御
回路３からの指示によりライトアクセスが行われる度
に、ライトデータがセットされる。このＷＢ０−９とＷ
Ｂ１−１０のどちらにデータをセットするかは、ＷＰ７
の所定のビットにより決められる。

【０００７】ここで、図７及び図８に基づき上記従来例
の動作を説明する。なおこの例では、バス２０を介して
同時に転送できるデータのバイト数（以下、「バス幅」
という）は４バイトとし、ＷＢ０−９，ＷＢ１−１０に
保持できるバイト数は各４バイト、ＷＰ７は３ビットと
している。また、この例は、ＷＢ０−９に保持された３
バイトないし、４バイトのデータを、メモリ装置２１の
アドレス０番地から順にライトするものである。

【０００８】図７に、４バイトのデータをライトする場
合が示されている。まず、ＷＡ４とＷＰ７に初期値とし
てそれぞれ０がセットされる。これらがセットされた
後、４ＢＷＬ（４バイトのラストライト指示）命令によ
り、ライトデータ’ＡＢＣＤ’がＷＰ７の値（＝０）に
より、ＷＢ０−９の０バイト目から３バイト目までにセ
ットされ、ＷＰ７は４加算されて４になる。

【０００９】ちなみに、ＷＰ７が０〜３の時はＷＢ０−
９の０〜３バイト目を、ＷＰ７が４〜７の時は、ＷＢ１
−１０の０〜３バイト目を先頭としてそこから後ろに指
定されたバイト数分だけデータをセットする。

【００１０】上記命令はＬ（ラスト）付のライト指示命
令であるので、必ずメモリ装置２１に対するライトアク
セスを行う。この為、ＷＡ４に保持されているライトア
ドレス（＝０）はＷＡＤ６に移される。そして、ＷＰ７
が指定する保持位置（＝４）の直前（＝３）までのＷＢ
０−９に保持されたデータがバス２０に出力されると共
に、このデータはＷＡＤ６が指定するメモリ装置２１の
番地（＝０）から順に４バイト書込まれる。

【００１１】次に、図８に基づき３バイトライトを行う
場合の動作を説明する。初期値としてＷＡ４とＷＰ７に
それぞれ０がセットされる。この後、２ＢＷ（２バイト
のライト指示）命令により、ライトデータ’ＥＦ’がＷ
Ｐ７（＝０）がポイントするＷＢ０−９の０バイト目と
１バイト目にセットされ、ＷＰ７は２加算されて２にな
る。この２ＢＷ命令はＬ（ラスト）付でなく、かつライ
トデータが、バスバウンダリ（４バイト）未満であるの
で、メモリ装置２１に対するライトアクセスは行われ
ず、ＷＡ４の更新、ＷＡＤ６へのデータのセットは行わ
れない。

【００１２】そして、続けて実行される１ＢＷＬ（１バ
イトのラストライト指示）命令により、ライトデータ’
Ｇ’はＷＰ７がポイントするＷＢ０−９の２バイト目に
セットされ、さらにＷＰ７は１加算されて３になる。こ
の命令は、Ｌ（ラスト）付の為、ＷＡ４に保持されてい
るライトアドレス（＝０）がＷＡＤ６に移され、そし
て、ＷＰ７（＝３）が指定する保持位置の直前（＝２）
までのＷＢ０−９に保持されたデータがバス２０に出力
され、ＷＡＤ６が指定するメモリ装置２１の番地（＝
０）に順にライトされる。

【００１３】このように、従来では、多バイト幅のデー
タバス２０を備えているプロセッサ３２において、メモ
リ装置２１等にデータをライトする場合、残りのライト
データ量がバス幅より小さくなるまで、何回かライトを
行い、残りのライトデータ量がバス幅より小さくなった
時に、残りのバイト数分だけを正確にライト出来るよう
に、ライト命令の組合せを正しく判定する必要があった
（ライト命令が２ⁿバイト単位の指示で形成されている
ため）。

【００１４】また近年、データのアクセススピードの高
速化に伴い、プロセッサにおけるデータバス幅は年々大
きくなってきている。

【００１５】

【発明が解決しようとする課題】ところで、従来では上
述したように、制御部の指示に基づきライトバッファか
ら多バイト幅のバスを介してメモリ装置に複数バイトの
データの書込みを行う場合、ライトバッファに残された
データ量がバス幅より少なくなった時点で、残りが何バ
イトであるかを正確に判断する必要があり、そのために
数ステップ分の命令が必要であった。また、２ⁿバイト
数以外のデータ量のライトを行う場合、複数のライト命
令を組み合わせて実行していたので、その数ステップ
分、処理が遅くなっていた。

【００１６】本発明は、上記問題点に鑑みてなされたも
のであり、上記メモリ装置にデータの書込みを行う場合
に、この処理に要するプログラム命令のステップ数を減
らすと共に、書込み処理が高速に行えるアクセス方式を
提供することを目的としている。

【００１７】

【課題を解決するための手段】前記目的を解決する為
に、本発明の手段は図１に示すように、複数バイト数の
データを同時に転送できるバス１３と、このバス１３に
接続された記憶装置１４と、同様にバス１３に接続され
上記記憶装置１４にデータを書込む処理装置１５とを有
する計算機において、上記処理装置１５に、命令を解析
実行する制御部１６と、上記バス１３が同時に転送でき
るバイト数以上のデータを保持でき、このデータをバス
１３に出力するライトバッファ９と、上記データを上記
記憶装置１４に書込むときの書込アドレスを指定するラ
イトアドレスレジスタ４と、上記記憶装置１４に書込む
データのバイト数をカウント値として設定するライトカ
ウンタ１１とを備え、所定のデータを記憶装置１４に書
込むライト命令を設け、このライト命令を上記制御部１
６で実行する際、上記カウント値が示すバイト数が上記
バス１３が同時に転送できるバイト数以下の場合には、
このカウント値が示すものを記憶装置１４に書込むバイ
ト数とし、このバイト数のデータを上記ライトバッファ
９から上記バス１３に出力すると共に、これらのデータ
を上記ライトアドレスレジスタ４で指定された書込アド
レスに書込むことである。

【００１８】

【作用】前記手段を用いて、記憶装置１４にデータを書
込む場合には、まず上記制御部１６からの指示により、
初期値として記憶装置１４のアドレスがライトアドレス
レジスタ４に設定され、前記ライト命令で記憶装置１４
に書込むデータのバイト数がカウント値としてライトカ
ウンタ１１に設定される。

【００１９】ここで、上記カウント値は上記バス１３が
同時に転送できるバイト数（以下、バス幅という）以下
であるものとする。ちなみに、上記カウント値がバス幅
より大きい場合には、このバス幅のバイト数のデータが
バス１３を介して繰返し転送され記憶装置１４に書込ま
れ、最後にバス幅以下となる。

【００２０】さて、制御部１６においてライト命令が実
行されると上記ライトカウンタ１１のカウント値が調べ
られる。そして、このカウント値で示されたバイト数の
データが同時にライトバッファ９からバス１３に出力さ
れ、これと共にこれらのデータはライトアドレスレジス
タ４によって指定された記憶装置１４のアドレスから順
に書込まれる。

【００２１】

【実施例】本発明の実施例に係るデータアクセス方式を
図面に基づき説明する。本実施例に係る計算機の基本的
な構成は、前記従来例で説明した図５に示す構成と同様
である。そして、図２に示すように本実施例に係る処理
装置２２（以下、プロセッサという）は、制御部２３
と、転送部２４とから構成されている。この制御部２３
及び転送部２４について、前記従来例と共通する同一符
号を付したものについては、ここでは説明を省略する。

【００２２】更に、本実施例では上記転送部２４に、メ
モリ装置２１に書込むデータのバイト数をカウント値と
して設定するライトカウンタ１１（以下、ＷＣという）
と、このＷＣ１１を更新するＷＣ更新回路１２とを備え
ている。

【００２３】本実施例においては、バス幅は４バイト、
ＷＢ０−９，ＷＢ１−１０は各４バイト、ＷＰ１１は３
ビット、ＷＣは８ビットとした。上記制御部２３に設け
られた制御回路３は、マイクロ命令保持レジスタ２に保
持されたマイクロ命令により動作する。この時、４Ｂ
Ｗ、又はｎＢＷＬ命令による指示があった場合、ＷＡ４
に保持されているアドレスはＷＡＤ６に移され、このＷ
ＡＤ６にセットされたアドレスにより、ライトアクセス
が行われる。

【００２４】上記ＷＡ４は、最初に制御回路３からの指
示により、初期データがセットされ、以降は制御回路３
からの指示によりメモリ装置２１に対するライトアクセ
スが行われる度にＷＡ更新回路５により更新される。

【００２５】また、ＷＣ１１，ＷＰ７も制御回路３から
の指示により、初期データとしてＷＣ１１にはライトし
たいデータのバイト数が、ＷＰ７にはＷＡ４に保持され
ているアドレスの下位の所定ビットがセットされる。こ
のセットの後、ＷＣ１１，ＷＰ７は、制御回路３からの
指示によりライトアクセスが行われる度に、ＷＣ１１は
ＷＣ１１≧ライトアクセスで指示されたバイト数の時な
ら、ライトアクセスで指示されたバイト数分だけ、ＷＣ
１１＜ライトアクセスで指示されたバイト数の時なら、
ＷＣ１１のバイト数分だけＷＣ更新回路１２によりカウ
ントダウンされ、一方ＷＰ７はライトアクセス指示で指
定されたバイト数分だけ、ＷＰ更新回路８によりカウン
トアップされる。

【００２６】ＷＢ０−９及びＷＢ１−１０は、制御回路
３からの指示によりライトアクセスが行われる度にライ
トデータがセットされる。このＷＢ０−９とＷＢ１−１
０とのどちらにデータをセットするかは、ＷＰ７の下位
の所定ビットで指定される。

【００２７】ここで、図３及び図４に基づき本実施例の
動作を説明する。図３に、４バイトのデータを、メモリ
装置２１のアドレス０番地以降にライトする場合が示さ
れている。まず、ＷＡ４とＷＰ７には初期値としてそれ
ぞれ０がセットされる。またＷＣ１１には、ライト数で
ある４がセットされる。これらの値がセットされた後、
ｎＢＷＬ（ＷＣ１１を用いたラストライト指示）命令が
実行されるとＷＣ１１の値が調べられるが、このときの
値は４であるのでライトサイズはバス幅と同じ４バイト
とされる。したがって、ライトしたいデータ’ＡＢＣ
Ｄ’は、ＷＰ７（＝０）に基づきＷＢ０−９の０バイト
目から３バイト目までにセットされ、これにともないＷ
Ｐ７は４加算されて４となる。

【００２８】上記ライト命令はＬ（ラスト）付の為、Ｗ
Ａ４にセットされているライトアドレス（＝０）がＷＡ
Ｄ６に移され、ＷＰ７（＝４）が指定するＷＢ０−９に
おける保持位置の直前（＝３）までに保持されたデータ
がバス２０に出力されると共に、このデータはＷＡＤ６
が指定するメモリ装置２１の番地（＝０）から４バイト
にわたってライトされる。一方、ＷＡ４は４バイト分だ
け更新されて４になり、またＷＣ１１も４バイト分だけ
更新（ＷＣ１１は引かれる）され０になる。

【００２９】次に、図４に示すように、３バイトのデー
タをメモリ装置２１にライトする場合について説明す
る。

【００３０】前記と同様、ＷＡ４，ＷＰ，ＷＣ１１に初
期値としてそれぞれ０，０，３がセットされる。この
後、ｎＢＷＬ命令によりＷＣ１１の値が調べられるが、
このときの値は３であるのでライトサイズは３バイトと
される。したがって、ライトデータ’ＥＦＧ’がＷＰ７
の値（＝０）により、ＷＢ０−９の０バイト目から２バ
イト目にセットされ、ＷＰ７は３加算されて３となる。

【００３１】上記ライト命令はＬ（ラスト）付の為、Ｗ
Ａ４にセットされているライトアドレス（＝０）がＷＡ
Ｄ６に移され、ＷＰ７（＝３）が指定するＷＢ０−９に
おける保持位置の直前（＝２）までに保持されたデータ
がバス２０に出力されると共に、このデータはＷＡＤ６
が指定するメモリ装置２１の番地（＝０）にライトされ
る。一方、ＷＡ４は３バイト分だけ更新され３になり、
またＷＣ１１も３だけ更新され０になる。

【００３２】従って、本実施例によれば、多バイト幅の
データバス２０を備えているプロセッサ２２に於いて、
メモリ装置２１にライトを行う場合、残りのライト量が
バス幅より小さくなった時に、残りのバイト数を正確に
判断しなくてもＷＣ１１のカウント値により自動的に必
要なライト量だけのライトアクセスが行われるので、そ
の判定を行うステップ数が削減できる。つまり、通常の
ライト命令では、２ⁿバイトの指示を行うものがあり、
例えばバス幅が４バイトの場合１，２，４バイトライト
命令で構成されているため、２ⁿバイト以外のライトを
行う場合は、複数のライト命令を組み合わせて実行する
ことになり、実行が数ステップ遅くなってしまっていた
が、本実施例では、複数ライト命令を組み合わせる必要
がなく、そのためライトを行う処理速度が向上するとい
った効果がある。

【００３３】また、残りのライト量がバス幅より小さく
なった時に、残りのライト量を意識する必要が無いの
で、マイクロ命令のプログラム作成が簡単になると共
に、マイクロ命令の実行ステップ数を削減する事が出来
るといった効果がある。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
処理装置１５に、命令を解析実行する制御部１６と、保
持データをバス１３に出力するライトバッファ９と、記
憶装置１４の書込アドレスを指定するライトアドレスレ
ジスタ４と、上記記憶装置１４に書込むデータのバイト
数をカウント値として設定するライトカウンタ１１とを
備える一方、所定のデータを記憶装置１４に書込むライ
ト命令を設け、このライト命令を上記制御部１６で実行
する際、上記カウント値が示すバイト数が上記バス１３
が同時に転送できるバイト数以下の場合には、このカウ
ント値が示すものを、記憶装置１４に書込むバイト数と
し、この数のデータを上記ライトバッファ９から上記バ
ス１３に出力すると共に、これらのデータを上記ライト
アドレスレジスタ４で指定された書込アドレスに書込む
構成としたから、上記カウント値がそのまま書込バイト
数として処理できるので、従来のように複数のライト命
令を組み合わせて実行したりする必要がなくなり、その
ため、記憶装置１４にデータの書込みを行う場合に、こ
の処理に要するプログラム命令のステップ数を減らすと
共に、書込み処理が高速に行えるといった効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の原理構成図

【図２】本発明の実施例に係るプロセッサの構成図

【図３】本発明の実施例に係り４バイトのデータをライ
トする場合の説明図

【図４】本発明の実施例に係り３バイトのデータをライ
トする場合の説明図

【図５】従来例に係る計算機の構成図

【図６】従来例に係るプロセッサの構成図

【図７】従来例に係り４バイトのデータをライトする場
合の説明図

【図８】従来例に係り３バイトのデータをライトする場
合の説明図

【符号の説明】

４ライトアドレスレジスタ９ライトバッファ１１ライトカウンタ１３バス１４記憶装置１５処理装置１６制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者野々村一泰神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者丸山拓巳神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者竹野巧神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者加藤慎哉神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者ポーンシヤイチヨンスワンナパイサーン神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】複数バイト数のデータを同時に転送でき
るバス（１３）と、このバス（１３）に接続された記憶
装置（１４）と、同様にバス（１３）に接続され上記記
憶装置（１４）にデータを書込む処理装置（１５）とを
有する計算機において、上記処理装置（１５）に、命令を解析実行する制御部（１６）と、上記バス（１３）が同時に転送できるバイト数以上のデ
ータを保持でき、このデータをバス（１３）に出力する
ライトバッファ（９）と、上記データを上記記憶装置（１４）に書込むときの書込
アドレスを指定するライトアドレスレジスタ（４）と、上記記憶装置（１４）に書込むデータのバイト数をカウ
ント値として設定するライトカウンタ（１１）とを備
え、所定のデータを記憶装置（１４）に書込むライト命令を
設け、このライト命令を上記制御部（１６）で実行する
際、上記カウント値が示すバイト数が上記バス（１３）
が同時に転送できるバイト数以下の場合には、このカウ
ント値が示すものを記憶装置（１４）に書込むバイト数
とし、このバイト数のデータを上記ライトバッファ
（９）から上記バス（１３）に出力すると共に、これら
のデータを上記ライトアドレスレジスタ（４）で指定さ
れた書込アドレスに書込むことを特徴とする計算機のデ
ータアクセス方式。