JPH0546575A - 並列計算機メツセージパケツト転送経路決定表設定方式 - Google Patents

並列計算機メツセージパケツト転送経路決定表設定方式

Info

Publication number
JPH0546575A
JPH0546575A JP22122691A JP22122691A JPH0546575A JP H0546575 A JPH0546575 A JP H0546575A JP 22122691 A JP22122691 A JP 22122691A JP 22122691 A JP22122691 A JP 22122691A JP H0546575 A JPH0546575 A JP H0546575A
Authority
JP
Japan
Prior art keywords
processor
processors
determination table
transfer path
path determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22122691A
Other languages
English (en)
Inventor
Katsumi Takahashi
勝己 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP22122691A priority Critical patent/JPH0546575A/ja
Publication of JPH0546575A publication Critical patent/JPH0546575A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 メッセージパケット転送経路を決定するため
の情報を、個々のプロセッサ内部に書き換え可能な表と
して持つ並列プロセッサ装置において、プロセッサ数の
増加による表の設定時間の増加率を抑える。 【構成】 本発明による設定方式では、転送経路決定表
の設定におけるフロントエンドプロセッサの作業を、表
の作成・転送を全て行なうこととせず、個々のプロセッ
サに表の設定に必要なパラメータとなる値を与えるのみ
にとどめる(2a)。転送経路決定表の作成は、フロン
トエンドプロセッサによるパラメータの配布の後、個々
のプロセッサが独自に行なうものとする(2b)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、個々のプロセッサが書
き換え可能なメッセージパケット転送経路決定表を持つ
並列プロセッサ装置において、上記転送経路決定表の設
定方式に関するものである。
【0002】
【従来の技術】メッセージパケット転送経路の決定を内
部に持つ表の情報により行ない、かつ、その表の再設定
が可能な並列プロセッサ装置の1つに、図1のような並
列プロセッサ装置が考えられている。この並列プロセッ
サ装置は、2次元格子状に接続された複数のプロセッサ
1から成るプロセッサ群2と、並列プロセッサの立ち上
げなどを行なうフロントエンドプロセッサ3とを持って
いる。
【0003】プロセッサ間の情報のやりとりは、パケッ
トの転送によって行なわれる。プロセッサ1がパケット
を受け取った場合、プロセッサ1同士は図1のように格
子状に接続されているので、プロセッサ1は、内部に持
つ転送経路決定表に基づき、どの方向にパケットを転送
するか(もしくは、自分自身が受け取るか)を決定す
る。プロセッサ1がパケットを受け取り、それを他のプ
ロセッサ1に渡す場合の動作について図4をもとに述べ
る。図4(A)において、プロセッサ1L,1Mをつな
ぐ通信路iをチャネルと称し、他の部分も同様とする。
ここでは、あるパケットがプロセッサ1Lからチャネル
iを通過してプロセッサ1Mに入り、プロセッサ1Nに
抜けるまでを例にとる。図4(B)のように、転送経路
決定表4は、行き先プロセッサと入力チャネルの2次元
テーブルになっている。パケット5が入ってきた場合、
パケット5には行き先であるプロセッサ番号が示されて
おり、これと当該パケット5が入ってきたチャネルiに
よって、転送すべきチャネルjが求まる。プロセッサ1
Lからプロセッサ1Mにチャネルiを通して当該パケッ
ト5が送られた場合、パケット5の転送方向として転送
先チャネルjが選ばれ、プロセッサ1Nに送られる。こ
の転送経路決定表4は、プロセッサ1つ1つに固有のも
のであり、プロセッサ毎に異なるものとなる。この表の
設定の流れを示したのが、図5(A),(B)である。
図5(A)はフロントエンドプロセッサ3の処理の流れ
を、図5(B)はその他のプロセッサ1での処理の流れ
をそれぞれ表わしてる。フロントエンドプロセッサ3
は、1プロセッサ分の転送経路決定表4を作成し(5
a)、それを対応するプロセッサ1に送る(5b)。そ
の他のプロセッサ1は、フロントエンドプロセッサ3か
らの転送経路決定表4が送られてくるのを待って、送ら
れてきたものを取り込む(5b)。この作業を全プロセ
ッサ1に対しフロントエンドプロセッサ3が順次行なう
ことで、転送経路決定表4の設定は完了する。図6は、
この時の各プロセッサの状態を表わしたものであり、図
6(A)は、フロントエンドプロセッサ3が転送経路決
定表4を作成している時の状態を表わしており、図5の
5aの部分に相当する。図6(B)は、作成した転送経
路決定表4を対応するプロセッサ1に送っている時の状
態を表わしており、図5の5bに相当する。この場合に
プロセッサ1に送られるのは、転送経路決定表4そのも
のである。
【0004】
【発明が解決しようとする課題】ところで、転送経路決
定表の大きさは、並列プロセッサのプロセッサ数に比例
する。上述の従来の設定方式では、設定すべき情報の全
てをフロントエンドプロセッサが作成し、個々のプロセ
ッサに送っていたため、プロセッサ数が増えるに従い、
設定に必要な時間は、プロセッサの増加と転送経路決定
表に設定する情報の増加によって、プロセッサ数の2乗
に比例することになる。この点が、並列プロセッサのプ
ロセッサ数を大幅に増やす場合に問題となってくる。
【0005】この発明は上記のような問題点を解決する
ためになされたもので、転送経路決定表の設定に必要な
時間を短縮することを目的とする。
【0006】
【課題を解決するための手段】従来例の問題点は、転送
経路決定表の設定に必要な作業の負荷がフロントエンド
プロセッサ(局所)に集中することに起因する。従っ
て、本発明による設定方式では、並列プロセッサのメッ
セージパケット転送経路を決定するための情報を、個々
のプロセッサ内部に書き換え可能な表として持つ並列プ
ロセッサ装置において、個々のプロセッサに対し、表の
設定に必要なパラメータを与え、個々のプロセッサに内
部に持つ表の設定を行なわせるようにしたものである。
【0007】
【作用】上述の通り、本発明の方式では、個々のプロセ
ッサが自分自身の転送経路決定表を設定する。この場
合、転送経路決定表の大きさ,つまり、自分自身の転送
経路決定表の作成の手間、及び、それらを設定するため
に必要なパラメータをフロントエンドプロセッサから個
々のプロセッサへ配布するための手間は、プロセッサ数
に比例することになる。このように、本発明の方式で
は、従来のプロセッサ数の2乗に比例した手間を必要と
する設定方式に比べ、設定に必要な時間を削減すること
ができる。
【0008】
【実施例】以下、本発明の実施例について述べる。図1
は、本発明が適用される並列プロセッサ装置の構成例を
示したものであり、前述したように、フロントエンドプ
ロセッサ3と、2次元格子状に接続された複数のプロセ
ッサ1から成るプロセッサ群2から構成されている。
【0009】図2は、本発明を用いた場合の処理の流れ
を示したものであり、図2(A)はフロントエンドプロ
セッサ3の処理の流れを、図2(B)はその他のプロセ
ッサ1の処理の流れをそれぞれ示している。処理は、フ
ロントエンドプロセッサ3から各プロセッサ1へパラメ
ータを送る部分(2a)と、各プロセッサ1が自分の分
の転送経路決定表を作成する部分(2b)の2つの処理
からなっている。まず、フロントエンドプロセッサ3
は、個々のプロセッサ1に対しパラメータを与える(2
a)。一方、その他の個々のプロセッサ1は、パラメー
タを受け取った後(2a)、各自,転送経路決定表の作
成を行なう(2b)。図3は、本発明を用いた場合の処
理の流れを示した図2の2aと2bの部分のプロセッサ
の状態を表わしたものである。図3(A)は、フロント
エンドプロセッサ3から他のプロセッサ1へのパラメー
タの設定時の状態を表わし、図3(B)は、それに基づ
く転送経路決定表の作成時の状態を表わしている。
【0010】このように本方式では、転送経路決定表4
の設定におけるフロントエンドプロセッサ3の作業を、
表の作成・転送の全てを行なうこととせず、個々のプロ
セッサ1にパラメータとなる値を与えるのみにとどめ
る。転送経路決定表4の作成は、フロントエンドプロセ
ッサ3によるパラメータの配布の後、個々のプロセッサ
1が独自に行なうものとする。この場合の,個々のプロ
セッサ1にパラメータを設定する方式について、全プロ
セッサに対して同時に同じ情報を与える機能であるブロ
ードキャスト機能を、フロントエンドプロセッサ3及び
並列プロセッサ1が備えていることを前提とした場合
と、そうでない場合の2つの異なる場合における設定方
式について述べる。ブロードキャスト機能を備えている
場合のパラメータの設定は、フロントエンドプロセッサ
3がブロードキャスト機能を用いて全プロセッサ1に対
して、「並列プロセッサ全体の中で、どの番号のプロセ
ッサが、どの位置にいるか」という情報を配布し、その
前または後で、個々のプロセッサ1に対し、自分が何番
のプロセッサであるかを教えることで行なうことができ
る。また、ブロードキャスト機能を備えていない場合に
は、プロセッサの番号と位置の関係を一定の法則で予め
定義しておき、個々のプロセッサ1に自分自身のプロセ
ッサ番号の情報を与え、その他のプロセッサの位置が特
定できるようにすることで行なうことができる。
【0011】上述の方式を用いれば、転送経路決定表の
作成、及び作成に必要とされるパラメータの設定は、い
ずれもプロセッサ数に比例した時間によって行なうこと
ができ、従来のプロセッサ数の2乗に比例した手間を必
要とする設定方式に比べ、設定に必要な時間を削減する
ことができる。
【0012】
【発明の効果】以上述べたように、本発明は、個々のプ
ロセッサが持つメッセージパケット転送経路決定表の設
定を、フロントエンドプロセッサ,もしくはマスタとな
るプロセッサが表を作成し、個々のプロセッサに送るの
ではなく、表の作成に必要となるパラメータのみを個々
のプロセッサに送り、個々のプロセッサが自分の分の表
を作成するというものであり、これにより、設定に必要
な時間を短縮できる効果がある。
【図面の簡単な説明】
【図1】本発明が適用される並列プロセッサ装置の一例
を示した構成図である。
【図2】本発明を用いた場合の処理の流れを示した図で
ある。
【図3】図2の2つの処理の時のプロセッサの状態を示
した図である。
【図4】パケットを受け取った時の転送経路決定表の参
照方法を説明するための図である。
【図5】従来技術における処理の流れを示した図であ
る。
【図6】図5の2つの処理の時のプロセッサの状態を示
した図である。
【符号の説明】
1 プロセッサ 2 2次元格子状に接続されたプロセッサ群 3 フロントエンドプロセッサ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 並列プロセッサのメッセージパケット転
    送経路を決定するための情報を、個々のプロセッサ内部
    に書き換え可能な表として持つ並列プロセッサ装置にお
    いて、個々のプロセッサに対し、表の設定に必要なパラ
    メータを与え、個々のプロセッサに内部に持つ表の設定
    を行なわせるようにしたことを特徴とする並列計算機メ
    ッセージパケット転送経路決定表設定方式。
JP22122691A 1991-08-07 1991-08-07 並列計算機メツセージパケツト転送経路決定表設定方式 Pending JPH0546575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22122691A JPH0546575A (ja) 1991-08-07 1991-08-07 並列計算機メツセージパケツト転送経路決定表設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22122691A JPH0546575A (ja) 1991-08-07 1991-08-07 並列計算機メツセージパケツト転送経路決定表設定方式

Publications (1)

Publication Number Publication Date
JPH0546575A true JPH0546575A (ja) 1993-02-26

Family

ID=16763447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22122691A Pending JPH0546575A (ja) 1991-08-07 1991-08-07 並列計算機メツセージパケツト転送経路決定表設定方式

Country Status (1)

Country Link
JP (1) JPH0546575A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123971A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd アレイプロセツサにおける行列内要素変更処理方式
JPS60181962A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 並列計算機における通信方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123971A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd アレイプロセツサにおける行列内要素変更処理方式
JPS60181962A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 並列計算機における通信方式

Similar Documents

Publication Publication Date Title
US20030128668A1 (en) Distributed implementation of control protocols in routers and switches
JP2001511326A (ja) 大きな網目状接続コストを伴う大容量データを管理するための、2次元または多次元プログラマブルセル構造を有するモジュール並びにdfpに対する内部バスシステム
JPH0546575A (ja) 並列計算機メツセージパケツト転送経路決定表設定方式
US12105666B2 (en) Master-slave communication with subdomains
JPH0553939A (ja) フアイル転送処理方式
JP4641794B2 (ja) パケットフィルタ同期方法及びパケット中継システム
JPH05265976A (ja) 並列計算機およびそのためのネットワーク
JPH07123108A (ja) プロセス間通信方法
JP3821377B2 (ja) 双方向リングネットワーク、ノード装置、および双方向リングネットワークのルーティング情報構成方法
JPS6276842A (ja) マルチ通信規約通信方式
JPS62152071A (ja) デ−タ処理装置
JPS61156363A (ja) デ−タ処理装置
JPS635455A (ja) バス接続方式
JP2843105B2 (ja) アプリケーション間通信のプリンタ接続方式
JP2003188936A (ja) パケット処理装置とそのパケット転送方法
JPS61230595A (ja) オ−バ−レイ制御方式
JPH05225145A (ja) プロセッサ識別子設定方式
JPS62290930A (ja) 情報処理装置のフア−ムウエア生成方式
JP2004032569A (ja) Ospfによる経路制御システム
JPH0366115A (ja) 半導体プロセス支援システム
JPH0282342A (ja) データ通信装置
JPS60175175A (ja) 並列デ−タ処理装置
JPH0360239A (ja) ブリッジ装置
JPH04120653A (ja) メッセージの競合制御方式
JPS6377239A (ja) 通信方式