JPH054706B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置の入出力チヤネルに使
用されるデータ変換装置に関し、特に１バイトを
構成するビツト長を変換する変換回路に関する。

（従来の技術） １バイトが９ビツトの構成（９ビツトバイト）
で、１ワードが４バイトから構成されたデータを
処理する中央処理装置、あるいは１バイトが８ビ
ツトの構成（８ビツトバイト）で、バイト単位で
処理を実行する周辺装置には種々の形式のものが
ある。これらの装置間を接続してデータを転送す
る場合には、９ビツトバイトのデータを８ビツト
バイトのデータに変換する変換回路を備えたデー
タ変換装置が必要である。

従来、この種の変換装置は以下に示すものが公
知であつた。

第１のデータ変換装置は、中央処理装置から周
辺装置に送出するデータの各バイトの１ビツトを
使用せず、入出力チヤネルで不使用ビツトを捨て
て、８ビツトバイトとして周辺装置へ送出するも
のであつた。斯かる方式では、中央処理装置から
周辺装置へデータを送出する前に、１ビツトを使
用しないための形式変換をする必要があるばかり
か、主記憶領域に無駄がでてしまつていた。

第２のデータ変換装置は第１のデータ変換装置
の欠点を改良したもので、例えば特公昭第54−
31775号「データモード変換装置」に示されるも
のである。特公昭第54−31775号においては、36
ビツトより成る１ワードのデータ（36ビツトワー
ドのデータ）を８ビツトバイトのデータに変換す
るため、40ビツトのレジスタを設け、第１ワード
目を上記レジスタのビツト０〜ビツト35にセツト
して４つの８ビツトバイトの取出しを行い、第２
ワード目を上記40ビツトのレジスタのビツト36〜
ビツト40、およびビツト０〜ビツト31にセツトし
て、第１ワード目の変換ビツトの残りの４ビツト
（ビツト32〜ビツト36）と組合せて５つの８ビツ
トバイトを取出す。これにより、８バイトの９ビ
ツトバイトのデータ（72ビツト）を９バイトの８
ビツトバイトのデータ（72ビツト）に変換するこ
とができる。

斯かるデータ変換装置では40ビツトと云う大き
なレジスタが必要であるため、無駄なハードウエ
アが必要であつた。

（発明が解決しようとする問題点） 上述した従来技術による第１のデータ変換装置
は、中央処理装置によるデータ変換前処理が必要
であつて性能の低下を招き、さらに主記憶装置の
領域を無駄に使用すると云う欠点があり、第２の
データ変換装置には大きな回路規模が必要であつ
て高価なものになると云う欠点があつた。

本発明の目的は、変換すべき長さのバイトデー
タを１バイトずつ入力し、変換のたびに入力デー
タの変換残ビツトを一時的に保持しておき、長バ
イトと短バイトとのビツト数の最小公倍数を短バ
イトのビツト数で除した商の値から１を減じた値
までカウントし、カウントされた値に応じて必要
なビツトを取出し、短バイトを生成することによ
つて上記欠点を除去し、有効に長バイトのデータ
から短バイトのデータを生成できるように構成し
たことを特徴とするデータ変換装置を提供するこ
とにある。

（問題点を解決するための手段） 本発明によるデータ変換装置は第１のレジスタ
と、第２のレジスタと、バイトポジシヨンカウン
タと、アンパツクスイツチとを具備し、長バイト
のデータを１バイトずつ入力しながら短バイトの
データに変換して出力することができるように構
成したものである。

第１のレジスタは、変換すべき長バイトのデー
タを１バイトずつ入力するためのものである。

第２のレジスタは、変換のたびに上記入力され
たデータの変換残ビツトを一時的に保持するため
のものである。

バイトポジシヨンカウンタは、長バイトのデー
タと短バイトのデータとのビツト数の最小公倍数
を上記短バイトのビツト数で除した商の値から１
を差引いた値までカウントするためのものであ
る。

アンパツクスイツチは、バイトポジシヨンカウ
ンタの内容値により第１のレジスタの出力と、第
２のレジスタの出力とから必要なビツトを取出し
て短バイトのデータを生成するためのものであ
る。

（実施例） 次に、本発明について図面を参照して詳細に説
明する。

第１図は９ビツトバイトから８ビツトバイトへ
のデータ変換装置の一実施例を示すブロツク図で
ある。第１図において、１０１，１０２はそれぞ
れレジスタ、１０３はバイトポジシヨンカウン
タ、１０４はアンパツクスイツチ、１０５はケー
ブルドライバである。

第２図は、第１図におけるアンパツクスイツチ
１０４の詳細なビツト配置を示す説明図である。

第１図において、レジスタ１０１は９ビツトの
レジスタ（WR0）であり、変換すべきデータが
レジスタ１０１へ１バイトずつ入力される。レジ
スタ１０２は９ビツトのレジスタ（WR1）１０
２であり、データ変換が実行されるごとにレジス
タ（WR0）１０１のデータがレジスタ（WR1）
１０２へ転送される。バイトポジシヨンカウンタ
（BPC）１０３は９ビツトと８ビツトとの最小公
倍数である、72ビツトを８ビツトで除した商であ
る９から１を差引いた８まで、０からカウントし
て再び０に戻るカウンタである。アンパツクスイ
ツチ（UPX）１０４は９ウエイの選択機能をも
つ８ビツトのアンパツクスイツチであり、バイト
ポジシヨンカウンタ１０３の指示に従い、レジス
タ（WR0）１０１の出力とレジスタ（WR1）１
０２の出力とから必要とする変換結果の８ビツト
バイトのデータを選択して出力するセレクタであ
る。ケーブルドライバ１０５は、変換結果の８ビ
ツトバイトのデータを周辺装置へ送出するための
回路である。

アンパツクスイツチ（UPX）１０４は第２図
に示すように、バイトポジシヨン０ではレジスタ
（WR0）１０１から９ビツトバイトのうちの最初
の８ビツトを取出し、残りの１ビツトは第１のバ
イトポジシヨンでレジスタ（WR0）１０１から
レジスタ（WR1）１０２に移されたデータとし
て、レジスタ（WR0）１０１に入力された次バ
イトの９ビツトバイトのデータと組合せて次の８
ビツトバイトを取出す。

以下、同様にして、入力される９ビツトバイト
のデータを格納するレジスタ（WR0）１０１と、
変換の残りビツトを格納するレジスタ（WR1）
１０２とを使用し、バイトポジシヨンカウンタ１
０３の指示により８ビツトバイトのデータを作成
する。

第３図は、第１図に示すデータ変換装置の動作
を示すタイミングチヤートである。

次に、第３図のタイミングチヤートを用いて第
１図に示すデータ変換装置の動作を説明する。

第３図において、レジスタ（WR0）１０１に
は９ビツトバイトのデータがバイト０からバイト
７まで連続的に与えられ、バイトポジシヨンカウ
ンタ（BPC）１０３の値、例えば８のタイミン
グではデータの入力が抑止される。これは、９ビ
ツトバイトと８ビツトバイトとのデータ変換の過
程で、８ビツトバイトが１バイトだけ余分に生成
されるためである。レジスタ（WR1）１０２は
変換のたびにレジスタ（WR0）１０１の内容が
アンパツクスイツチ１０４へ移され、変換残りビ
ツトを含むデータがレジスタ（WR1）１０２に
一時的に保持されるように動作する。バイトポジ
シヨンカウンタ（BPC）１０３は、８バイトの
９ビツトバイトデータの第０バイト目が入力され
たときに０にリセツトされ、それ以降は変換のた
びに＋１ずつカウントアツプされて、変換される
８ビツトバイトのバイト数である８までカウント
される。

第３図は、第１図に示すデータ変換装置におけ
る９ビツトバイトから８ビツトバイトへのデータ
変換の模様を示す説明図である。

第３図においては、バイトポジシヨンカウンタ
１０３のカウントアツプに伴つてレジスタ
（WR0）１０１、およびレジスタ（WR1）１０
２の内容がアンパツクスイツチ（UPX）１０４
からデータWDi（ｉ＝０〜７）として出力される
模様が示されている。

第３図に示すデータ変換装置の出力WDi（ｉ＝
０〜７）は、第１図のアンパツクスイツチ
（UPX）１０４の出力であり、変換のたびごとに
８ビツトバイトのデータが１バイトずつ出力され
る。

第４図は、本発明を適用したデータ処理装置の
一実施例を示すブロツク図である。第４図におい
て、４０１は主記憶装置、４０２はシステム制御
装置、４０３は演算処理装置、４０４は入出力処
理装置、４０５は入出力チヤネル、４０６は周辺
制御装置、４０７は周辺デバイスである。

第４図において、（ ）内の数字は処理の単位
となるビツト数を示し、36ビツトは９ビツトバイ
トを４バイトで構成した１ワードを意味し、８ビ
ツトは８ビツトバイトの１バイトである。

第４図において、入出力チヤネル４０５には第
１図に示したデータ変換装置が搭載されている。

主記憶装置４０１は、プログラムや処理データ
を記憶するためのものである。システム制御装置
４０２は、演算処理装置４０３と入出力処理装置
４０４とによる主記憶装置４０１のアクセスパス
を制御する装置である。演算処理装置４０３は、
主記憶装置４０１の内部に記憶されたプログラム
を実行し、プログラムからの指示により入出力命
令を入出力処理装置４０４に向けて発行するもの
である。入出力処理装置４０４は、演算処理装置
４０３から発行される入出力命令に従い、主記憶
装置４０１と周辺装置４０６との間で、データ転
送を実行する装置である。入出力チヤネル４０５
は、入出力処理装置４０４から周辺装置４０６に
向けてのデータ転送ポートである。本発明では入
出力チヤネル４０５の内部にインターフエースを
有し、内部インターフエースは主記憶装置４０１
から読出された36ビツト＝１ワード＝９ビツトバ
イト×４バイトのデータを、９ビツトバイトから
８ビツトバイトへ変換した後、周辺装置４０６へ
送出するための８ビツトの幅を有するものであ
る。

周辺制御装置４０６は、複数台の周辺デバイス
４０７に接続され、入出力制御装置４０４の入出
力チヤネル４０５との間のデータ転送を制御する
装置であり、８ビツトバイトを単位としたデータ
制御をしている。周辺デバイス３０７は磁気デイ
スク、磁気テープ、カード読取り装置、製表印字
装置などから成る。

第５図は、第４図に示すデータ処理装置による
データ変換について示す説明図である。

９ビツトバイトから８ビツトバイトへのビツト
数変換は第５図に示すようにして行われ、９ビツ
トと８ビツトとの最小公倍数である72ビツトにつ
いて、８バイトの９ビツトバイトから９バイトの
８ビツトバイトに変換するものである。

（発明の効果） 以上説明したように本発明は、長ビツトバイト
のデータを１バイトずつ短バイトデータに変換す
ることにより、ハードウエア量が少なく、廉価で
あつて、入出力ビツト数が少なくできるため、
LSI化しやすいと云う効果がある。

【図面の簡単な説明】

第１図は、本発明による９ビツトバイトから８
ビツトバイトへのデータ変換装置の一実施例を示
すブロツク図である。第２図は、第１図に示すア
ンパツクスイツチの詳細ビツト割付けを示す説明
図である。第３図は第１図に示すデータ変換装置
における９ビツトバイトから８ビツトバイトへの
データ変換の模様を示す説明図である。第４図
は、第１図によつて構成したデータ変換装置を入
出力チヤネルに搭載したデータ処理装置の一実施
例を示すブロツク図である。第５図は、第４図に
示したデータ処理装置によるデータ変換の模様を
示す説明図である。 １０１，１０２……レジスタ、１０３……バイ
トポジシヨンカウンタ、１０４……アンパツクス
イツチ、１０５……ケーブルドライバ、４０１…
…主記憶装置、４０２……システム制御装置、４
０３……演算処理装置、４０４……入出力処理装
置、４０５……入出力チヤネル、４０６……周辺
制御装置、４０７……周辺デバイス。

Claims (1)

【特許請求の範囲】
1. １ 変換すべき長バイトのデータを１バイトずつ
   入力するための第１のレジスタと、前記変換のた
   びに前記入力されたデータの変換残ビツトを一時
   的に保持するための第２のレジスタと、前記長バ
   イトのデータと短バイトのデータとのビツト数の
   最小公倍数を前記短バイトのビツト数で除した商
   の値から１を差引いた値までカウントするための
   バイトポジシヨンカウンタと、前記バイトポジシ
   ヨンカウンタの内容値により前記第１のレジスタ
   の出力と前記第２のレジスタの出力とから必要な
   ビツトを取出して前記短バイトのデータを生成す
   るためのアンパツクスイツチとを具備し、前記長
   バイトのデータを１バイトずつ入力しながら前記
   短バイトのデータに変換して出力することができ
   るように構成したことを特徴とするデータ変換装
   置。