JPH0547795A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0547795A JPH0547795A JP22659291A JP22659291A JPH0547795A JP H0547795 A JPH0547795 A JP H0547795A JP 22659291 A JP22659291 A JP 22659291A JP 22659291 A JP22659291 A JP 22659291A JP H0547795 A JPH0547795 A JP H0547795A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- recess
- distance
- opening pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 title claims description 11
- 239000003960 organic solvent Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 リセス幅及びゲ−ト端部リセス間距離の精度
を向上させるリセス構造電界効果トランジスタの製造方
法を提供すること。 【構成】 予め、所定のリセス幅、ゲ−ト端部リセス間
距離をもつＰＲ１パタ−ンを形成しておき、このＰＲ１
を紫外光照射によりハ−ドニングし（工程Ａ）、その
後、再び開口部をＰＲ４によりマスクし、リセス外のＳ
ｉＯ2２をエッチングした後（工程Ｃ）、更に、再び最
初の開口寸法より小さくない開口パタ−ンをＰＲ５によ
り形成し（工程Ｄ）、ＳｉＯ2２エッチ、活性層形成済
ＧａＡｓ基板３エッチを行い、リセスを形成し、次に、
アルミニウム６を蒸着した後、リフトオフ法によりゲ−
ト電極を形成するリセス構造電界効果トランジスタの製
造方法。 【効果】 特性上重要なパラメ−タ−であるゲ−ト端-
リセス間距離を均一に、しかも、再現性良く実現するこ
とができる効果が生ずる。
を向上させるリセス構造電界効果トランジスタの製造方
法を提供すること。 【構成】 予め、所定のリセス幅、ゲ−ト端部リセス間
距離をもつＰＲ１パタ−ンを形成しておき、このＰＲ１
を紫外光照射によりハ−ドニングし（工程Ａ）、その
後、再び開口部をＰＲ４によりマスクし、リセス外のＳ
ｉＯ2２をエッチングした後（工程Ｃ）、更に、再び最
初の開口寸法より小さくない開口パタ−ンをＰＲ５によ
り形成し（工程Ｄ）、ＳｉＯ2２エッチ、活性層形成済
ＧａＡｓ基板３エッチを行い、リセスを形成し、次に、
アルミニウム６を蒸着した後、リフトオフ法によりゲ−
ト電極を形成するリセス構造電界効果トランジスタの製
造方法。 【効果】 特性上重要なパラメ−タ−であるゲ−ト端-
リセス間距離を均一に、しかも、再現性良く実現するこ
とができる効果が生ずる。
Description
【０００１】
【産業上の利用分野】本発明は、リフトオフ法によりゲ
−ト電極を形成するリセス構造を有する電界効果トラン
ジスタの製造方法に関し、特に、ゲ−ト端-リセス間距
離を均一に、しかも、再現性良く実現することができる
リセス構造電界効果トランジスタの製造方法に関する。
−ト電極を形成するリセス構造を有する電界効果トラン
ジスタの製造方法に関し、特に、ゲ−ト端-リセス間距
離を均一に、しかも、再現性良く実現することができる
リセス構造電界効果トランジスタの製造方法に関する。
【０００２】
【従来の技術】主にＧａＡｓを中心とする従来の電界効
果トランジスタにおいては、特性向上のために、ゲ−ト
形成部の活性層を一部堀り込んだリセス構造のものが用
いられている。また、ゲ−トの形成法としては、アルミ
ニウム等の低融点メタルを用いたリフトオフ法が主流で
ある。
果トランジスタにおいては、特性向上のために、ゲ−ト
形成部の活性層を一部堀り込んだリセス構造のものが用
いられている。また、ゲ−トの形成法としては、アルミ
ニウム等の低融点メタルを用いたリフトオフ法が主流で
ある。
【０００３】従来のこの種リセス構造の電界効果トラン
ジスタの製造法を図３及び図４に基づいて説明する。図
３は、従来技術を示す一半導体チップの断面図であり、
図４は、同じく従来技術を示す他の半導体チップ断面図
であり、いずれも工程順に示した図である。
ジスタの製造法を図３及び図４に基づいて説明する。図
３は、従来技術を示す一半導体チップの断面図であり、
図４は、同じく従来技術を示す他の半導体チップ断面図
であり、いずれも工程順に示した図である。
【０００４】従来技術は、図３の工程Ａ〜工程Ｄに示す
ように、まず、リフトオフのスペ−サ−となるＳｉＯ2
２上にゲ−ト開口パタ−ンをＰＲ（ゲ−ト開口パタ−ン
形成用）５により形成する（工程Ａ）。次に、ＳｉＯ2
２を、このＰＲ５をマスクにサイドエッチし、その後、
活性層形成済ＧａＡｓ基板３の活性層の厚さコントロ−
ルを含め、活性層形成済ＧａＡｓ基板３をエッチングす
ることにより、リセスを形成する（工程Ｂ）。その後、
例えばアルミニウム６を全面に被着した後（工程Ｃ）、
リフトオフによりゲ−ト電極を形成する（工程Ｄ）。こ
の従来法では、リセス幅（図３中のLs、Ld）がＳｉＯ2
２のサイドエッチ量によって定まるものである。
ように、まず、リフトオフのスペ−サ−となるＳｉＯ2
２上にゲ−ト開口パタ−ンをＰＲ（ゲ−ト開口パタ−ン
形成用）５により形成する（工程Ａ）。次に、ＳｉＯ2
２を、このＰＲ５をマスクにサイドエッチし、その後、
活性層形成済ＧａＡｓ基板３の活性層の厚さコントロ−
ルを含め、活性層形成済ＧａＡｓ基板３をエッチングす
ることにより、リセスを形成する（工程Ｂ）。その後、
例えばアルミニウム６を全面に被着した後（工程Ｃ）、
リフトオフによりゲ−ト電極を形成する（工程Ｄ）。こ
の従来法では、リセス幅（図３中のLs、Ld）がＳｉＯ2
２のサイドエッチ量によって定まるものである。
【０００５】また、従来技術の他の例として、図４の工
程Ａ〜工程Ｄに示すように、最初、活性層形成済ＧａＡ
ｓ基板３上に予めＰＲ等をマスクにしてリセスを形成し
ておき（工程Ａ）、次に、前記従来技術と同様にゲ−ト
を形成する（工程Ｂ〜工程Ｄ）方法も知られている。即
ち、工程Ａで予めリセスを形成した活性層形成済ＧａＡ
ｓ基板３上に、ＳｉＯ2２を成長させ、このＳｉＯ2２上
にゲ−ト開口パタ−ンをＰＲ５により形成する（工程
Ｂ）。次に、ＳｉＯ2２を、このＰＲ５をマスクにサイ
ドエッチし、その後、例えばアルミニウム６を全面に被
着した後（工程Ｃ）、リフトオフによりゲ−ト電極を形
成する（工程Ｄ）。この従来法は、予め所定幅のＰＲパ
タ−ンを形成し、リセスエッチングを行なう方法であ
り、これによって、リセス幅を精度よくコントロ−ルす
ることができる。
程Ａ〜工程Ｄに示すように、最初、活性層形成済ＧａＡ
ｓ基板３上に予めＰＲ等をマスクにしてリセスを形成し
ておき（工程Ａ）、次に、前記従来技術と同様にゲ−ト
を形成する（工程Ｂ〜工程Ｄ）方法も知られている。即
ち、工程Ａで予めリセスを形成した活性層形成済ＧａＡ
ｓ基板３上に、ＳｉＯ2２を成長させ、このＳｉＯ2２上
にゲ−ト開口パタ−ンをＰＲ５により形成する（工程
Ｂ）。次に、ＳｉＯ2２を、このＰＲ５をマスクにサイ
ドエッチし、その後、例えばアルミニウム６を全面に被
着した後（工程Ｃ）、リフトオフによりゲ−ト電極を形
成する（工程Ｄ）。この従来法は、予め所定幅のＰＲパ
タ−ンを形成し、リセスエッチングを行なう方法であ
り、これによって、リセス幅を精度よくコントロ−ルす
ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、図３に
示した従来の方法では、リセス幅がＳｉＯ2のサイドエ
ッチ量によって決まるために、特性上重要な構造パラメ
−タ−となるゲ−ト端部-リセス間距離（図３中のLd、L
s）の制御がプロセス上困難であり、デバイス特性の再
現性及び均一性に難点がある。また、この従来法では、
必ずリセス中央部にゲ−トが形成できる（Ld＝Ls）が、
逆に、リセス内部にゲ−トをオフセットさせて形成する
ことが困難である。
示した従来の方法では、リセス幅がＳｉＯ2のサイドエ
ッチ量によって決まるために、特性上重要な構造パラメ
−タ−となるゲ−ト端部-リセス間距離（図３中のLd、L
s）の制御がプロセス上困難であり、デバイス特性の再
現性及び均一性に難点がある。また、この従来法では、
必ずリセス中央部にゲ−トが形成できる（Ld＝Ls）が、
逆に、リセス内部にゲ−トをオフセットさせて形成する
ことが困難である。
【０００７】また、図４に示した従来の方法では、予め
所定幅のＰＲパタ−ンを形成し、リセスエッチングを行
なうので、リセス幅に関しては、精度よくコントロ−ル
できるけれども、このリセス内部のゲ−ト位置決定は、
図４からも理解できるように、ＰＲ５の目合わせ精度で
定められ、必ずしも良くない。従って、図４に示した従
来法においても、図３に示した例と同様、Ld、Lsに関し
て良好な均一性及び再現性を得るのは困難である。
所定幅のＰＲパタ−ンを形成し、リセスエッチングを行
なうので、リセス幅に関しては、精度よくコントロ−ル
できるけれども、このリセス内部のゲ−ト位置決定は、
図４からも理解できるように、ＰＲ５の目合わせ精度で
定められ、必ずしも良くない。従って、図４に示した従
来法においても、図３に示した例と同様、Ld、Lsに関し
て良好な均一性及び再現性を得るのは困難である。
【０００８】そこで、本発明の目的は、上記問題点を解
消するリセス構造電界効果トランジスタの製造方法を提
供するにあり、詳細には、特性上重要なパラメ−タ−で
あるゲ−ト端-リセス間距離を均一に、しかも、再現性
良く実現することができるリセス構造を有する電界効果
トランジスタの製造方法を提供するにある。
消するリセス構造電界効果トランジスタの製造方法を提
供するにあり、詳細には、特性上重要なパラメ−タ−で
あるゲ−ト端-リセス間距離を均一に、しかも、再現性
良く実現することができるリセス構造を有する電界効果
トランジスタの製造方法を提供するにある。
【０００９】
【課題を解決するための手段】そして、本発明は、リフ
トオフ法によりゲ−ト電極を形成するリセス構造電界効
果トランジスタの製造方法において、(1) 活性層上にス
ペ−サ−膜となる絶縁膜を成長する工程、(2) 該絶縁膜
上に、リセス形成領域に所定のゲ−ト-リセス端部距離
を持ったゲ−ト開口パタ−ンを、第１のＰＲにより形成
する工程、(3) この第１のＰＲを紫外光照射によりハ−
ドニングする工程、(4) 第２のＰＲにより、前記開口部
をマスクし、リセス外部の前記絶縁膜をドライエッチン
グによりエッチングする工程、(5) この第２のＰＲを有
機溶剤により除去した後、第３のＰＲにより、前記ゲ−
ト開口パタ−ンの開口部と同位置に、該開口寸法よりも
小さくない開口パタ−ンを再び形成する工程、(6) 前記
第１及び第３のＰＲをマスクとし、前記絶縁膜をウエッ
トエッチングにてエッチングする工程、(7) ゲ−ト電極
となる金属を全面に蒸着し、リフトオフ法により前記第
１及び第３のＰＲ上の不要な金属を除去し、ゲ−ト電極
を形成する工程、を含むことを特徴とする電界効果トラ
ンジスタの製造方法である。
トオフ法によりゲ−ト電極を形成するリセス構造電界効
果トランジスタの製造方法において、(1) 活性層上にス
ペ−サ−膜となる絶縁膜を成長する工程、(2) 該絶縁膜
上に、リセス形成領域に所定のゲ−ト-リセス端部距離
を持ったゲ−ト開口パタ−ンを、第１のＰＲにより形成
する工程、(3) この第１のＰＲを紫外光照射によりハ−
ドニングする工程、(4) 第２のＰＲにより、前記開口部
をマスクし、リセス外部の前記絶縁膜をドライエッチン
グによりエッチングする工程、(5) この第２のＰＲを有
機溶剤により除去した後、第３のＰＲにより、前記ゲ−
ト開口パタ−ンの開口部と同位置に、該開口寸法よりも
小さくない開口パタ−ンを再び形成する工程、(6) 前記
第１及び第３のＰＲをマスクとし、前記絶縁膜をウエッ
トエッチングにてエッチングする工程、(7) ゲ−ト電極
となる金属を全面に蒸着し、リフトオフ法により前記第
１及び第３のＰＲ上の不要な金属を除去し、ゲ−ト電極
を形成する工程、を含むことを特徴とする電界効果トラ
ンジスタの製造方法である。
【００１０】本発明は、上記(1)〜(7)の工程を含む方法
であり、特に、最初形成するＰＲパタ−ン、つまり紫外
光によりハ−ドニングされる第１のＰＲのパタ−ンによ
り、リセス幅及びゲ−ト長さ並びにリセス内部のゲ−ト
位置が基本的に決定されるものであり、これによって、
ゲ−ト端-リセス間距離を均一に、しかも、再現性良く
実現することができるものである。
であり、特に、最初形成するＰＲパタ−ン、つまり紫外
光によりハ−ドニングされる第１のＰＲのパタ−ンによ
り、リセス幅及びゲ−ト長さ並びにリセス内部のゲ−ト
位置が基本的に決定されるものであり、これによって、
ゲ−ト端-リセス間距離を均一に、しかも、再現性良く
実現することができるものである。
【００１１】
【実施例】次に、本発明の実施例を図１及び図２に基づ
いて説明する。図１は、本発明の一実施例である半導体
チップ（ゲ−ト電極近傍の半導体チップ）の製造工程順
断面図であり、図２は、図１の工程Ａ〜工程Ｄに続く工
程Ｅ〜工程Ｇの製造工程順断面図である。まず、図１の
工程Ａに示すように、活性層形成済ＧａＡｓ基板３上に
スペ−サ−となるＳｉＯ2２を、ＣＶＤ法により例えば
５０００オングストロ−ム堆積する。次に、パタ−ンを
ＰＲ１により形成した後、紫外光を照射し、ハ−ドニン
グする。このパタ−ンにおいて、Lg、Ls、Ldは、各々所
定のゲ−ト長、ゲ−ト端部-ソ−ス側リセス間距離、ゲ
−ト端部-ドレイン側リセス間距離となるように選ぶ。
いて説明する。図１は、本発明の一実施例である半導体
チップ（ゲ−ト電極近傍の半導体チップ）の製造工程順
断面図であり、図２は、図１の工程Ａ〜工程Ｄに続く工
程Ｅ〜工程Ｇの製造工程順断面図である。まず、図１の
工程Ａに示すように、活性層形成済ＧａＡｓ基板３上に
スペ−サ−となるＳｉＯ2２を、ＣＶＤ法により例えば
５０００オングストロ−ム堆積する。次に、パタ−ンを
ＰＲ１により形成した後、紫外光を照射し、ハ−ドニン
グする。このパタ−ンにおいて、Lg、Ls、Ldは、各々所
定のゲ−ト長、ゲ−ト端部-ソ−ス側リセス間距離、ゲ
−ト端部-ドレイン側リセス間距離となるように選ぶ。
【００１２】次に、ＰＲ（ゲ−ト開口部マスク用）４に
よりゲ−ト開口部のみをマスクし（工程Ｂ）、ＳｉＯ2
２をドライエッチングした後、このＰＲ４を有機溶剤に
より除去する（工程Ｃ ）。この場合、ＰＲ１は、紫外
光照射によりハ−ドニングされているので、有機溶剤に
は溶解しない。次に、工程Ｄに示すように、ＰＲ（ゲ−
ト開口パタ−ン形成用）５により、再び、開口パタ−ン
を、ＰＲ１の開口パタ−ンより小さくない寸法で形成す
る。そして、図２の工程Ｅに示すように、ＰＲ１、ＰＲ
５をマスクにしてＳｉＯ2２及び活性層形成済ＧａＡｓ
基板３をエッチングし、リセスを形成する。
よりゲ−ト開口部のみをマスクし（工程Ｂ）、ＳｉＯ2
２をドライエッチングした後、このＰＲ４を有機溶剤に
より除去する（工程Ｃ ）。この場合、ＰＲ１は、紫外
光照射によりハ−ドニングされているので、有機溶剤に
は溶解しない。次に、工程Ｄに示すように、ＰＲ（ゲ−
ト開口パタ−ン形成用）５により、再び、開口パタ−ン
を、ＰＲ１の開口パタ−ンより小さくない寸法で形成す
る。そして、図２の工程Ｅに示すように、ＰＲ１、ＰＲ
５をマスクにしてＳｉＯ2２及び活性層形成済ＧａＡｓ
基板３をエッチングし、リセスを形成する。
【００１３】次に、工程Ｆに示すように、アルミニウム
６を蒸着によりウエハ−全面に例えば５０００オングス
トロ−ム被着した後、リフトオフ法によりＰＲ１、ＰＲ
５上の不要なアルミニウム６を、ＰＲ５を有機溶剤に溶
解させることにより除去し、ゲ−ト電極を得る（工程
Ｇ）。この場合、紫外光照射により有機溶剤に不溶とな
ったＰＲ１も、ＰＲ５の溶解によりアルミニウム６と同
様除去できる。
６を蒸着によりウエハ−全面に例えば５０００オングス
トロ−ム被着した後、リフトオフ法によりＰＲ１、ＰＲ
５上の不要なアルミニウム６を、ＰＲ５を有機溶剤に溶
解させることにより除去し、ゲ−ト電極を得る（工程
Ｇ）。この場合、紫外光照射により有機溶剤に不溶とな
ったＰＲ１も、ＰＲ５の溶解によりアルミニウム６と同
様除去できる。
【００１４】
【発明の効果】本発明は、以上詳記したように、リセス
幅並びにこのリセス内におけるゲ−ト位置及びゲ−ト長
さを、最初のＰＲパタ−ンにより同時に定めることがで
きるので、特性上重要なパラメ−タ−であるゲ−ト端-
リセス間距離を均一に、しかも、再現性良く実現するこ
とができる効果が生ずる。
幅並びにこのリセス内におけるゲ−ト位置及びゲ−ト長
さを、最初のＰＲパタ−ンにより同時に定めることがで
きるので、特性上重要なパラメ−タ−であるゲ−ト端-
リセス間距離を均一に、しかも、再現性良く実現するこ
とができる効果が生ずる。
【図１】本発明の一実施例である半導体チップの製造工
程順断面図である。
程順断面図である。
【図２】図１の工程Ａ〜工程Ｄに続く工程Ｅ〜工程Ｇを
示す図である。
示す図である。
【図３】従来技術の一例を示す半導体チップの製造工程
順断面図である。
順断面図である。
【図４】従来技術を示す他の半導体チップの製造工程順
断面図である。
断面図である。
１ ＰＲ ２ ＳｉＯ2 ３ 活性層形成済ＧａＡｓ基板 ４ ＰＲ（ゲ−ト開口部マスク用） ５ ＰＲ（ゲ−ト開口パタ−ン形成用） ６ アルミニウム
Claims (1)
- 【請求項１】 リフトオフ法によりゲ−ト電極を形成す
るリセス構造電界効果トランジスタの製造方法におい
て、 (1) 活性層上にスペ−サ−膜となる絶縁膜を成長する工
程、 (2) 該絶縁膜上に、リセス形成領域に所定のゲ−ト-リ
セス端部距離を持ったゲ−ト開口パタ−ンを、第１のＰ
Ｒにより形成する工程、 (3) この第１のＰＲを紫外光照射によりハ−ドニングす
る工程、 (4) 第２のＰＲにより、前記開口部をマスクし、リセス
外部の前記絶縁膜をドライエッチングによりエッチング
する工程、 (5) この第２のＰＲを有機溶剤により除去した後、第３
のＰＲにより、前記ゲ−ト開口パタ−ンの開口部と同位
置に、該開口寸法よりも小さくない開口パタ−ンを再び
形成する工程、 (6) 前記第１及び第３のＰＲをマスクとし、前記絶縁膜
をウエットエッチングにてエッチングする工程、 (7) ゲ−ト電極となる金属を全面に蒸着し、リフトオフ
法により前記第１及び第３のＰＲ上の不要な金属を除去
し、ゲ−ト電極を形成する工程、 を含むことを特徴とする電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22659291A JPH0547795A (ja) | 1991-08-12 | 1991-08-12 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22659291A JPH0547795A (ja) | 1991-08-12 | 1991-08-12 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547795A true JPH0547795A (ja) | 1993-02-26 |
Family
ID=16847602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22659291A Pending JPH0547795A (ja) | 1991-08-12 | 1991-08-12 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547795A (ja) |
-
1991
- 1991-08-12 JP JP22659291A patent/JPH0547795A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JPH0547795A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06333955A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JPH065629A (ja) | 半導体装置の製造方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP3062291B2 (ja) | ドライエッチング方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000243758A (ja) | 半導体装置及びその製造方法 | |
| JPH0521469A (ja) | 半導体装置の製造方法 | |
| JPS6381864A (ja) | 電界効果トランジスタの製造方法 | |
| KR19980014634A (ko) | 티(t)-형 게이트 제조 방법 | |
| JPH05206169A (ja) | 半導体装置の製造方法 | |
| JPS6246577A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH0637117A (ja) | 半導体装置の製造方法 | |
| JPH11150123A (ja) | 半導体装置の製造方法 | |
| JPH04367234A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0831844A (ja) | 半導体装置の製造方法 |