JPH0547906B2 - - Google Patents
Info
- Publication number
- JPH0547906B2 JPH0547906B2 JP59056579A JP5657984A JPH0547906B2 JP H0547906 B2 JPH0547906 B2 JP H0547906B2 JP 59056579 A JP59056579 A JP 59056579A JP 5657984 A JP5657984 A JP 5657984A JP H0547906 B2 JPH0547906 B2 JP H0547906B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time difference
- counter
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
Description
【発明の詳細な説明】
この発明はビデオテープレコーダ（VTR）の
つなぎ撮り制御回路に係り、特に、断続的な記録
間の連続性の改善に関する。
つなぎ撮り制御回路に係り、特に、断続的な記録
間の連続性の改善に関する。
第１図はVTRのサーボ回路を示しており、こ
のサーボ回路は、ドラムサーボ回路２と、キヤプ
スタンサーボ回路４とから構成されている。
のサーボ回路は、ドラムサーボ回路２と、キヤプ
スタンサーボ回路４とから構成されている。
ドラムサーボ回路２は、回転ヘツド６の回転を
映像信号の垂直同期信号に同期させて制御する。
即ち、記録時、パルスジエネレータコイル８（以
下DPGコイル８という）で得られたDPG信号は、
遅延回路１０で遅延させて位相比較器１２に加え
られている。この位相比較器１２には、映像信号
から垂直同期分離回路１４で分離し且つ分周回路
１６で分周した垂直同期信号VDが、スイツチ１
８の記録側接点Ｒを介して加えられる。
映像信号の垂直同期信号に同期させて制御する。
即ち、記録時、パルスジエネレータコイル８（以
下DPGコイル８という）で得られたDPG信号は、
遅延回路１０で遅延させて位相比較器１２に加え
られている。この位相比較器１２には、映像信号
から垂直同期分離回路１４で分離し且つ分周回路
１６で分周した垂直同期信号VDが、スイツチ１
８の記録側接点Ｒを介して加えられる。
DPG信号と垂直同期信号VDとの位相比較出力
は、低域フイルタ２０を介して加算器２２に加え
られ、ドラムモータ２４に設置された周波数ジエ
ネレータ２６の出力信号DFGを周波数弁別器２
８を介して得た信号と加算され、両者の加算出力
がドラムモータ２４に回転制御信号として加えら
れ、その回転が制御される。
は、低域フイルタ２０を介して加算器２２に加え
られ、ドラムモータ２４に設置された周波数ジエ
ネレータ２６の出力信号DFGを周波数弁別器２
８を介して得た信号と加算され、両者の加算出力
がドラムモータ２４に回転制御信号として加えら
れ、その回転が制御される。
なお、スイツチ３０の記録側接点Ｒを介して得
られた垂直同期信号VDの分周信号は、コントロ
ールヘツド３２に加えられ、磁気テープ３４のコ
ントロールトラツクに磁気飽和記録する。
られた垂直同期信号VDの分周信号は、コントロ
ールヘツド３２に加えられ、磁気テープ３４のコ
ントロールトラツクに磁気飽和記録する。
一方、キヤプスタンサーボ回路４は、テープ・
スピードを安定させ、且つ必要に応じてそのスピ
ードを切換え、或いは再生時のトラツキング・サ
ーボ等のために設置されている。キヤプスタン３
６には、ピンチローラ３８が磁気テープ３４を介
在させて圧接され、記録時、その回転は周波数ジ
エネレータ４０（以下CFG４０という）で検出
される。この検出出力は、周波数弁別回路４２で
弁別されて加算器４４に加えられる一方、分周器
４６で分周された後、スイツチ４８の記録側接点
Ｒから位相比較器５０に加えられる。この位相比
較器５０では、この分周出力と、スイツチ１８、
５２の記録側接点Ｒを介して与えられる垂直同期
信号との位相が比較される。その比較出力は低域
フイルタ５４を介して加算器４４に加えられ、周
波数弁別回路４２の出力と加算され、この加算出
力でキヤプスタンモータ５６の回転が制御され
る。
スピードを安定させ、且つ必要に応じてそのスピ
ードを切換え、或いは再生時のトラツキング・サ
ーボ等のために設置されている。キヤプスタン３
６には、ピンチローラ３８が磁気テープ３４を介
在させて圧接され、記録時、その回転は周波数ジ
エネレータ４０（以下CFG４０という）で検出
される。この検出出力は、周波数弁別回路４２で
弁別されて加算器４４に加えられる一方、分周器
４６で分周された後、スイツチ４８の記録側接点
Ｒから位相比較器５０に加えられる。この位相比
較器５０では、この分周出力と、スイツチ１８、
５２の記録側接点Ｒを介して与えられる垂直同期
信号との位相が比較される。その比較出力は低域
フイルタ５４を介して加算器４４に加えられ、周
波数弁別回路４２の出力と加算され、この加算出
力でキヤプスタンモータ５６の回転が制御され
る。
また、このようなサーボ回路において、再生
時、各スイツチ１８，３０，４８，５２は再生側
接点Ｐに切換えられる。位相比較器５０には、コ
ントロールヘツド３２で検出されたコントロール
信号と、基準発振器５８の基準信号をトリガ信号
とするトラツキング調整用マルチバイブレータ６
０（以下MM６０という）の出力とが加えられ、
両者の位相が比較される。この位相比較出力に基
づき、キヤプスタンモータ５６の回転が制御され
る。
時、各スイツチ１８，３０，４８，５２は再生側
接点Ｐに切換えられる。位相比較器５０には、コ
ントロールヘツド３２で検出されたコントロール
信号と、基準発振器５８の基準信号をトリガ信号
とするトラツキング調整用マルチバイブレータ６
０（以下MM６０という）の出力とが加えられ、
両者の位相が比較される。この位相比較出力に基
づき、キヤプスタンモータ５６の回転が制御され
る。
なお、コントロールヘツド３２の取付位置の誤
差、回転ヘツド６とDPGコイル８との角度誤差
は、遅延回路１０及びMM６０の時定数調整で補
正している。
差、回転ヘツド６とDPGコイル８との角度誤差
は、遅延回路１０及びMM６０の時定数調整で補
正している。
そして、携帯用VTRではカメラと組み、断続
して記録される映像信号を連続的に記録し、再生
時の映像を安定化するつなぎ撮りが行われてい
る。このつなぎ撮りは、第２図に示すように、
L1の記録モードをポーズ釦の操作でＡ点で停止
（ボーズ）し、L2の区間では磁気テープ３４を十
数フレームだけ逆送り（シヨートリワインド）さ
せて待機し（Ｂ点）、Ｃ点でポーズが解除される
と、L3の区間でテープ搬送を開始し（アセンブ
ルモード）、Ｄ点からL4で示す区間で記録モード
に移行し、Ｄ−A′点間の２ないし３フレーム区
間に重ね記録を行つて磁気テープに未記録部分が
生じないように記録するものである。なお、第２
図において、矢印ｔは走向時間、矢印ｌはテープ
の移送量を示す。
して記録される映像信号を連続的に記録し、再生
時の映像を安定化するつなぎ撮りが行われてい
る。このつなぎ撮りは、第２図に示すように、
L1の記録モードをポーズ釦の操作でＡ点で停止
（ボーズ）し、L2の区間では磁気テープ３４を十
数フレームだけ逆送り（シヨートリワインド）さ
せて待機し（Ｂ点）、Ｃ点でポーズが解除される
と、L3の区間でテープ搬送を開始し（アセンブ
ルモード）、Ｄ点からL4で示す区間で記録モード
に移行し、Ｄ−A′点間の２ないし３フレーム区
間に重ね記録を行つて磁気テープに未記録部分が
生じないように記録するものである。なお、第２
図において、矢印ｔは走向時間、矢印ｌはテープ
の移送量を示す。
第３図はこの場合の磁気テープの記録部分を示
し、矢印Ｅは記録時の磁気テープ３４の走向方
向、矢印Ｆは回転ヘツド６の回転方向である。磁
気テープ３４には、記録パターン３４Ａとともに
コントロールトラツク３４Ｂが形成され、破線３
４A′で示すつなぎ撮り後の記録パターン及びコ
ントロール信号は、映像を安定化するためにつな
ぎ撮りの部分で等間隔に並ぶことが必要である。
し、矢印Ｅは記録時の磁気テープ３４の走向方
向、矢印Ｆは回転ヘツド６の回転方向である。磁
気テープ３４には、記録パターン３４Ａとともに
コントロールトラツク３４Ｂが形成され、破線３
４A′で示すつなぎ撮り後の記録パターン及びコ
ントロール信号は、映像を安定化するためにつな
ぎ撮りの部分で等間隔に並ぶことが必要である。
第４図は従来のつなぎ撮り制御回路を示し、第
１図に示すサーボ回路と同一部分には同一符号を
付してある。即ち、垂直同期信号VDは波形成形
回路６２でその波形が成形され、基準信号として
MM６０に加えられるとともに、記録時のコント
ロール信号としてコントロールヘツド３２に加え
られる。スイツチ５２の再生側接点Ｐは、アセン
ブルモード時に切換えられるものとする。このス
イツチ５２を経て得られた信号はタイミング回路
６４に加えられ、この出力は位相比較器５０に加
えられる。
１図に示すサーボ回路と同一部分には同一符号を
付してある。即ち、垂直同期信号VDは波形成形
回路６２でその波形が成形され、基準信号として
MM６０に加えられるとともに、記録時のコント
ロール信号としてコントロールヘツド３２に加え
られる。スイツチ５２の再生側接点Ｐは、アセン
ブルモード時に切換えられるものとする。このス
イツチ５２を経て得られた信号はタイミング回路
６４に加えられ、この出力は位相比較器５０に加
えられる。
このようなつなぎ撮り制御回路では、基準信号
として垂直同期信号、比較信号としてコントロー
ル信号が用いられてアセンブルモードを実行し、
キヤプスタン系の位相サーボ制御が行われてい
る。
として垂直同期信号、比較信号としてコントロー
ル信号が用いられてアセンブルモードを実行し、
キヤプスタン系の位相サーボ制御が行われてい
る。
第５図は記録時の動作タイミングを示し、Ａは
波形成形回路６２を介して得られる基準信号、Ｂ
はコントロール信号、Ｃ及びＤはタイミング回路
６４で得られる基準信号、ＦはCFG４０の出力
Ｅが分周器４６を介して得られるCPG信号を示
している。波形Ｃは、タイミング回路６４の定電
波充電回路で形成され、第５図Ａに示す基準信号
パルスに同期して形成され、その上限電圧は駆動
電圧Vccに成つている。つまり、波形ＣをCPG信
号Ｆの前縁でサンプルホールドすることにより位
相比較を行なつている。
波形成形回路６２を介して得られる基準信号、Ｂ
はコントロール信号、Ｃ及びＤはタイミング回路
６４で得られる基準信号、ＦはCFG４０の出力
Ｅが分周器４６を介して得られるCPG信号を示
している。波形Ｃは、タイミング回路６４の定電
波充電回路で形成され、第５図Ａに示す基準信号
パルスに同期して形成され、その上限電圧は駆動
電圧Vccに成つている。つまり、波形ＣをCPG信
号Ｆの前縁でサンプルホールドすることにより位
相比較を行なつている。
第６図はアセンブルモード時の動作タイミング
を示し、Ｇ，Ｈ，Ｉは第５図Ａ，Ｄ，Ｃの波形に
対応し、Ｊは再生時にコントロールトラツク３４
Ｂから再生されるコントロール信号、Ｋ，Ｌは第
５図Ｅ，Ｆに対応し、波形Ｉをコントロール信号
の立ち上がりでサンプルホールドすることにより
位相比較を行なつている。
を示し、Ｇ，Ｈ，Ｉは第５図Ａ，Ｄ，Ｃの波形に
対応し、Ｊは再生時にコントロールトラツク３４
Ｂから再生されるコントロール信号、Ｋ，Ｌは第
５図Ｅ，Ｆに対応し、波形Ｉをコントロール信号
の立ち上がりでサンプルホールドすることにより
位相比較を行なつている。
即ち、第６図Ｉ，Ｊ，Ｋの波形の比較から明ら
かなように、CPG信号の前縁部とコントロール
信号とは同期しておらず、tD，tD′の位相誤差が
生じている。これは、記録時と再生時におけるキ
ヤプスタン軸と磁気テープ３４との間に生じるス
リツプが切換え時の位相誤差となるためである。
この位相誤差が大きくなると、つなぎ撮りの画像
間に断差が生じ、円滑な画像送りが損なわれる。
かなように、CPG信号の前縁部とコントロール
信号とは同期しておらず、tD，tD′の位相誤差が
生じている。これは、記録時と再生時におけるキ
ヤプスタン軸と磁気テープ３４との間に生じるス
リツプが切換え時の位相誤差となるためである。
この位相誤差が大きくなると、つなぎ撮りの画像
間に断差が生じ、円滑な画像送りが損なわれる。
そこで、この発明は、断続的な記録を行う場合
に画像間の未記録部分を無くして画像間の連続性
の向上を図つたビデオテープレコーダのつなぎ撮
り制御回路を提供するために記録時の基準信号と
して垂直同期信号を用い、この垂直同期信号の位
相を遅延させてアセンブルモード時のCPG位相
に合わせることを目的とする。
に画像間の未記録部分を無くして画像間の連続性
の向上を図つたビデオテープレコーダのつなぎ撮
り制御回路を提供するために記録時の基準信号と
して垂直同期信号を用い、この垂直同期信号の位
相を遅延させてアセンブルモード時のCPG位相
に合わせることを目的とする。
即ち、この発明のビデオテープレコーダのつな
ぎ撮り制御回路は、アセンブルモード時には、磁
気テープから検出された再生コントロール信号を
リセツト信号として加え、記録時には垂直同期信
号をリセツト信号として加え、各クロツク信号の
到来に応じてクロツク信号を計数するカウンタ８
４と、アセンブルモード時にキヤプスタン側から
回転検出信号に応じて前記カウンタの計数値をラ
ツチするラツチ回路８２と、記録時にこのラツチ
回路にラツチされているアセブルモード時の計数
値と前記カウンタの計数値とを比較して、前記垂
直同期信号と前記キヤプスタン側から検出された
回転検出信号との時間差信号を検出し、その時間
差を表す時間差信号を発生する比較回路８６と、
この比較回路の前記時間差信号がクロツク入力、
垂直同期信号がデーダ入力として加えられて前記
時間差を表す補正信号を発生するフリツプロツプ
回路９０と、記録時、このフリツプフロツプ回路
から前記補正信号が加えられて前記時間差だけ発
生タイミングが遅延したキヤプスタン系基準信号
を発生するタイミング回路６４と、を備えて、記
録時、前記カウンタの計数値で与えられた時間差
を以て前記キヤプスタン系基準信号の発生タイミ
ングを遅延させることを特徴とするものである。
ぎ撮り制御回路は、アセンブルモード時には、磁
気テープから検出された再生コントロール信号を
リセツト信号として加え、記録時には垂直同期信
号をリセツト信号として加え、各クロツク信号の
到来に応じてクロツク信号を計数するカウンタ８
４と、アセンブルモード時にキヤプスタン側から
回転検出信号に応じて前記カウンタの計数値をラ
ツチするラツチ回路８２と、記録時にこのラツチ
回路にラツチされているアセブルモード時の計数
値と前記カウンタの計数値とを比較して、前記垂
直同期信号と前記キヤプスタン側から検出された
回転検出信号との時間差信号を検出し、その時間
差を表す時間差信号を発生する比較回路８６と、
この比較回路の前記時間差信号がクロツク入力、
垂直同期信号がデーダ入力として加えられて前記
時間差を表す補正信号を発生するフリツプロツプ
回路９０と、記録時、このフリツプフロツプ回路
から前記補正信号が加えられて前記時間差だけ発
生タイミングが遅延したキヤプスタン系基準信号
を発生するタイミング回路６４と、を備えて、記
録時、前記カウンタの計数値で与えられた時間差
を以て前記キヤプスタン系基準信号の発生タイミ
ングを遅延させることを特徴とするものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第７図はこの発明のVTRのつなぎ撮り制御回
路を示し、第１図及び第４図に示す回路と同一部
分には同一符号を付してある。
路を示し、第１図及び第４図に示す回路と同一部
分には同一符号を付してある。
第７図において、端子７０にはCFG４０から
CFG信号が加えられ、分周回路を構成するカウ
ンタ７２に加えられる。このカウンタ７２には、
端子７４に加えられたコントロール信号がスイツ
チ７６を介して加えられており、カウンタ７２は
このコントロール信号でリセツトされる。即ち、
カウンタ７２は、第５図のタイミングチヤートに
示すように、Ｅに示すパルスを計数し、Ｆに示す
パルスを発生するとともに、Ｂに示すパルスを以
てリセツトされる。したがつて、カウンタ７２
は、CFG信号を分周して得られるCPG信号を発
生し、スイツチ７８を介して時間差検出回路８０
に加えられている。
CFG信号が加えられ、分周回路を構成するカウ
ンタ７２に加えられる。このカウンタ７２には、
端子７４に加えられたコントロール信号がスイツ
チ７６を介して加えられており、カウンタ７２は
このコントロール信号でリセツトされる。即ち、
カウンタ７２は、第５図のタイミングチヤートに
示すように、Ｅに示すパルスを計数し、Ｆに示す
パルスを発生するとともに、Ｂに示すパルスを以
てリセツトされる。したがつて、カウンタ７２
は、CFG信号を分周して得られるCPG信号を発
生し、スイツチ７８を介して時間差検出回路８０
に加えられている。
この時間差検出回路８０は、アセンブルモード
時に、再生コントロール信号とCPG信号との時
間差をデジタル的に計数して検出し且つその時間
差を保持するものであり、ラツチ回路８２、カウ
ンタ８４及び比較回路８６から成るデジタルマル
チバイブレータで構成されている。ラツチ回路８
２には、カウンタ７２のCPG信号が加えられ、
カウンタ８４には、端子７４からコントロール信
号がスイツチ８８を介して加えられているととも
に、クロツク信号CLが加えられている。スイツ
チ７８，８８において、Ｒは記録側接点、は非
記録側接点である。
時に、再生コントロール信号とCPG信号との時
間差をデジタル的に計数して検出し且つその時間
差を保持するものであり、ラツチ回路８２、カウ
ンタ８４及び比較回路８６から成るデジタルマル
チバイブレータで構成されている。ラツチ回路８
２には、カウンタ７２のCPG信号が加えられ、
カウンタ８４には、端子７４からコントロール信
号がスイツチ８８を介して加えられているととも
に、クロツク信号CLが加えられている。スイツ
チ７８，８８において、Ｒは記録側接点、は非
記録側接点である。
時間差検出回路８０の比較回路８６の出力は、
Ｄ−フリツプフロツプ回路９０（以下Ｄ−FF回
路９０という）のＣ端子に加えられ、そのＤ端子
には、波形成形回路６２から垂直同期信号の分周
信号が加えられている。
Ｄ−フリツプフロツプ回路９０（以下Ｄ−FF回
路９０という）のＣ端子に加えられ、そのＤ端子
には、波形成形回路６２から垂直同期信号の分周
信号が加えられている。
このＤ−FF回路９０の出力は、スイツチ９２
の記録側接点Ｒを介してタイミング回路６４に加
えられている。また、このタイミング回路６４に
は、スイツチ９２の非記録側接点を介してトラ
ツキング調整用のマルチバイブレータ６０又は波
形成形回路６２の出力が、スイツチ５２のアセン
ブルモード側接点ASBを介して加えられている。
の記録側接点Ｒを介してタイミング回路６４に加
えられている。また、このタイミング回路６４に
は、スイツチ９２の非記録側接点を介してトラ
ツキング調整用のマルチバイブレータ６０又は波
形成形回路６２の出力が、スイツチ５２のアセン
ブルモード側接点ASBを介して加えられている。
以上の構成に基づきその動作を第８図及び第９
図を参照して説明する。
図を参照して説明する。
アセンブルモードでは、スイツチ５２がアセン
ブル側接点ABS、スイツチ７８，８８，９２が
非記録側接点に閉じ、且つスイツチ７６も閉じ
る。
ブル側接点ABS、スイツチ７８，８８，９２が
非記録側接点に閉じ、且つスイツチ７６も閉じ
る。
第８図はアセンブルモードのタイミングチヤー
トを示し、Ａは端子７４に加えられるコントロー
ルヘツド３２からのコントロール信号、Ｂはカウ
ンタ７２で得られるCPG信号、Ｃはカウンタ８
４の計数出力、Ｄはラツチ回路８２の出力であ
る。
トを示し、Ａは端子７４に加えられるコントロー
ルヘツド３２からのコントロール信号、Ｂはカウ
ンタ７２で得られるCPG信号、Ｃはカウンタ８
４の計数出力、Ｄはラツチ回路８２の出力であ
る。
即ち、カウンタ８４は、その計数動作がコント
ロール信号でリセツトされ、クロツク信号を計数
する。この計数値は、常にラツチ回路８２に加え
られ、カウンタ７２からCPG信号が加えられ、
その前縁でラツチタイミングが設定されている。
そのタイミングでカウンタ８４の計数値がラツチ
回路８２にラツチされる。この動作は、アセンブ
ルモード区間において、繰り返えされ、ラツチ回
路８２には、更新された最終値が保持され、これ
が遅延量である。なお、理想的には第８図のＤに
示すラツチ出力は変化しないが、コントロール信
号CTLとCFG信号とは若干のずれがあり、実際
にはある程度の段差を生じることとなり、第８図
のＤはこれを誇張して記載したものである。
ロール信号でリセツトされ、クロツク信号を計数
する。この計数値は、常にラツチ回路８２に加え
られ、カウンタ７２からCPG信号が加えられ、
その前縁でラツチタイミングが設定されている。
そのタイミングでカウンタ８４の計数値がラツチ
回路８２にラツチされる。この動作は、アセンブ
ルモード区間において、繰り返えされ、ラツチ回
路８２には、更新された最終値が保持され、これ
が遅延量である。なお、理想的には第８図のＤに
示すラツチ出力は変化しないが、コントロール信
号CTLとCFG信号とは若干のずれがあり、実際
にはある程度の段差を生じることとなり、第８図
のＤはこれを誇張して記載したものである。
次に、第９図はアセンブルモードから次の記録
モードのタイミングチヤートを示し、Ｅは波形成
形回路６２の出力パルス、Ｆはカウンタ８４の計
数値、Ｇは比較回路８６の出力、ＨはＤ−FF回
路９０の出力である。Ｆにおいて、Ndはラツチ
回路８２が保持している計数値であり、カウンタ
８４の計数値がその計数値Ndに到達すると、比
較回路８６の出力が反転する。この出力は、Ｄ−
FF回路９０のクロツク入力となり、その前縁に
応動して出力Ｑが発生し、tDの遅延時間が形成さ
れている。
モードのタイミングチヤートを示し、Ｅは波形成
形回路６２の出力パルス、Ｆはカウンタ８４の計
数値、Ｇは比較回路８６の出力、ＨはＤ−FF回
路９０の出力である。Ｆにおいて、Ndはラツチ
回路８２が保持している計数値であり、カウンタ
８４の計数値がその計数値Ndに到達すると、比
較回路８６の出力が反転する。この出力は、Ｄ−
FF回路９０のクロツク入力となり、その前縁に
応動して出力Ｑが発生し、tDの遅延時間が形成さ
れている。
このＤ−FF回路９０の出力は、スイツチ９２
を介してタイミング回路６４に加えられ、第９図
Ｉに示すタイミング波形が形成され、第１図の位
相比較器５０に加えられる。これは、第５図Ｃに
示す波形との比較から明らかなように、遅延時間
tDを以て発生している。
を介してタイミング回路６４に加えられ、第９図
Ｉに示すタイミング波形が形成され、第１図の位
相比較器５０に加えられる。これは、第５図Ｃに
示す波形との比較から明らかなように、遅延時間
tDを以て発生している。
このようにアセンブルモード時に、再生コント
ロール信号とCPG信号との時間差をデジタル的
に計数して検出し、記録時には、その時間差だけ
キヤプスタン系の基準信号を遅延させているの
で、アセンブルモードから記録モード移行時、比
較信号の時間的なずれ基準信号側で補正でき、位
相誤差のない円滑なつなぎ撮りが実現できる。
ロール信号とCPG信号との時間差をデジタル的
に計数して検出し、記録時には、その時間差だけ
キヤプスタン系の基準信号を遅延させているの
で、アセンブルモードから記録モード移行時、比
較信号の時間的なずれ基準信号側で補正でき、位
相誤差のない円滑なつなぎ撮りが実現できる。
このような制御結果を従来のつなぎ撮りの場合
と比較すると、従来、つなぎ撮り時の最大位相誤
差が、360゜×（基準周波数／FG周波数）であつた
のに対し、360゜×（基準周波数／カウンタ８４の
計数クロツク信号周波数）となり、大幅に改善が
なされた。しかも、この場合、カウンタ８４の計
数クロツク信号周波数を高めることにより、位相
誤差は無視できる程度に少なくできる。
と比較すると、従来、つなぎ撮り時の最大位相誤
差が、360゜×（基準周波数／FG周波数）であつた
のに対し、360゜×（基準周波数／カウンタ８４の
計数クロツク信号周波数）となり、大幅に改善が
なされた。しかも、この場合、カウンタ８４の計
数クロツク信号周波数を高めることにより、位相
誤差は無視できる程度に少なくできる。
なお、記録時の時間遅延用のマルチバイブレー
タを、アセンブルモード時の遅延量時間検出用の
時定数回路、即ち遅延量計数カウンタとしても用
いることができ、回路構成の簡略化も可能であ
る。
タを、アセンブルモード時の遅延量時間検出用の
時定数回路、即ち遅延量計数カウンタとしても用
いることができ、回路構成の簡略化も可能であ
る。
第１０図は時間差検出回路８０の具体的な回路
構成例を示し、第７図に示す実施例と同一符号を
付してある。
構成例を示し、第７図に示す実施例と同一符号を
付してある。
第１０図において、ラツチ回路８２は複数のレ
ジスタ９４1，９４2，９４3…９４Nで構成され、
カウンタ８４は複数のフリツプフロツプ回路９６
１，９６2，９６3…９６N（以下FF回路９６1，９
６2，９６3…９６Nという）で構成されている。
各FF回路９６1，９６2，９６3…９６Nには順次ク
ロツク信号CLが加えられ、各FF回路９６1，９
６2，９６3…９６Nの出力Q1，Q2…QMは、レジス
タ９４1，９４2，９６3…９４Nの入力D1，D2…
DMと成つている。
ジスタ９４1，９４2，９４3…９４Nで構成され、
カウンタ８４は複数のフリツプフロツプ回路９６
１，９６2，９６3…９６N（以下FF回路９６1，９
６2，９６3…９６Nという）で構成されている。
各FF回路９６1，９６2，９６3…９６Nには順次ク
ロツク信号CLが加えられ、各FF回路９６1，９
６2，９６3…９６Nの出力Q1，Q2…QMは、レジス
タ９４1，９４2，９６3…９４Nの入力D1，D2…
DMと成つている。
そして、比較回路８６は、AND回路９８1，９
８2…９８N及びOR回路１００で構成され、各
AND回路９８1，９８2…９８Nは、レジスタ９４
１，９４2，９４3…９４Nの出力O1，O2…OMと、
FF回路９６1，９６2，９６3…９６Nの出力Q1，
Q2…QMとの論理積をとり、この出力はOR回路１
００を介して取出される。
８2…９８N及びOR回路１００で構成され、各
AND回路９８1，９８2…９８Nは、レジスタ９４
１，９４2，９４3…９４Nの出力O1，O2…OMと、
FF回路９６1，９６2，９６3…９６Nの出力Q1，
Q2…QMとの論理積をとり、この出力はOR回路１
００を介して取出される。
このような構成によれば、アセンブルモード時
の再生コントロールとCPG信号との時間差をデ
ジタル的にカウントして検出することができ、そ
の時間差をレジスタ９４1，９４2，９４3…９４N
に保持するので、精度の高い遅延制御が実現でき
る。
の再生コントロールとCPG信号との時間差をデ
ジタル的にカウントして検出することができ、そ
の時間差をレジスタ９４1，９４2，９４3…９４N
に保持するので、精度の高い遅延制御が実現でき
る。
以上説明したように、この発明によれば、アセ
ンブルモード時に、再生コントロール信号と
CPG信号との時間差を検出し、記録時には、そ
の時間差だけキヤプスタン系の基準信号を遅延さ
せるので、アセンブルモードから記録モード移行
時、比較信号の時間的なずれが基準信号側で補正
でき、位相誤差のない円滑なつなぎ撮りを行うこ
とができ、断続的な記録を行う場合に画像間の未
記録部分を無くして画像間の連続性の向上を図る
ことができる。
ンブルモード時に、再生コントロール信号と
CPG信号との時間差を検出し、記録時には、そ
の時間差だけキヤプスタン系の基準信号を遅延さ
せるので、アセンブルモードから記録モード移行
時、比較信号の時間的なずれが基準信号側で補正
でき、位相誤差のない円滑なつなぎ撮りを行うこ
とができ、断続的な記録を行う場合に画像間の未
記録部分を無くして画像間の連続性の向上を図る
ことができる。
第１図はVTRのサーボ回路を示す説明図、第
２図はつなぎ撮りを示す説明図、第３図は磁気テ
ープの記録状態を示す説明図、第４図は従来のつ
なぎ撮り制御回路を示すブロツク図、第５図はそ
の記録時の動作タイミングを示す説明図、第６図
はアセンブルモード時の動作タイミングを示す説
明図、第７図はこの発明のVTRのつなぎ撮り制
御回路の実施例を示すブロツク図、第８図はその
アセンブルモード時の動作タイミングを示す説明
図、第９図はその記録時の動作タイミングを示す
説明図、第１０図はデジタル時定数回路の具体的
な回路構成例を示すブロツク図である。 ６４……タイミング回路、８０……時間差検出
回路、８２……ラツチ回路、８４……カウンタ、
８６……比較回路、９０……フリツプフロツプ回
路。
２図はつなぎ撮りを示す説明図、第３図は磁気テ
ープの記録状態を示す説明図、第４図は従来のつ
なぎ撮り制御回路を示すブロツク図、第５図はそ
の記録時の動作タイミングを示す説明図、第６図
はアセンブルモード時の動作タイミングを示す説
明図、第７図はこの発明のVTRのつなぎ撮り制
御回路の実施例を示すブロツク図、第８図はその
アセンブルモード時の動作タイミングを示す説明
図、第９図はその記録時の動作タイミングを示す
説明図、第１０図はデジタル時定数回路の具体的
な回路構成例を示すブロツク図である。 ６４……タイミング回路、８０……時間差検出
回路、８２……ラツチ回路、８４……カウンタ、
８６……比較回路、９０……フリツプフロツプ回
路。
Claims (1)
- 【特許請求の範囲】 １ アセンブルモード時には、磁気テープから検
出された再生コントロール信号をリセツト信号と
して加え、記録時には垂直同期信号をリセツト信
号として加え、各クロツク信号の到来に応じてク
ロツク信号を計数するカウンタと、 アセンブルモード時にキヤプスタン側から回転
検出信号に応じて前記カウンタの計数値をラツチ
するラツチ回路と、 記録時に、前記ラツチ回路にラツチされている
アセブルモード時の計数値と前記カウンタの計数
値とを比較して、前記垂直同期信号と前記キヤプ
スタン側から検出された回転検出信号との時間差
信号を検出し、その時間差を表す時間差信号を発
生する比較回路と、 この比較回路の前記時間差信号がクロツク入
力、垂直同期信号がデーダ入力として加えられて
前記時間差を表す補正信号を発生するフリツプロ
ツプ回路と、 記録時、このフリツプフロツプ回路から前記補
正信号が加えられて前記時間差だけ発生タイミン
グが遅延したキヤプスタン系基準信号を発生する
タイミング回路と、 を備えて、記録時、前記カウンタの計数値で与え
られた時間差を以て前記キヤプスタン系基準信号
の発生タイミングを遅延させることを特徴とする
ビデオテープレコーダのつなぎ撮り制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056579A JPS60201562A (ja) | 1984-03-24 | 1984-03-24 | ビデオテ−プレコ−ダのつなぎ撮り制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056579A JPS60201562A (ja) | 1984-03-24 | 1984-03-24 | ビデオテ−プレコ−ダのつなぎ撮り制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201562A JPS60201562A (ja) | 1985-10-12 |
| JPH0547906B2 true JPH0547906B2 (ja) | 1993-07-20 |
Family
ID=13031065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056579A Granted JPS60201562A (ja) | 1984-03-24 | 1984-03-24 | ビデオテ−プレコ−ダのつなぎ撮り制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201562A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192059A (ja) * | 1986-02-18 | 1987-08-22 | Matsushita Electric Ind Co Ltd | ビデオテ−プレコ−ダのテ−プ制御装置 |
| JPS62287457A (ja) * | 1986-06-05 | 1987-12-14 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置のサ−ボ装置 |
| JPH02177154A (ja) * | 1988-12-28 | 1990-07-10 | Matsushita Electric Ind Co Ltd | 位相制御装置 |
| JPH02177153A (ja) * | 1988-12-28 | 1990-07-10 | Matsushita Electric Ind Co Ltd | 位相制御装置 |
| JPH03252953A (ja) * | 1990-02-28 | 1991-11-12 | Sharp Corp | キャプスタン位相制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873049A (ja) * | 1981-10-27 | 1983-05-02 | Matsushita Electric Ind Co Ltd | 電子編集における位相整合方式 |
-
1984
- 1984-03-24 JP JP59056579A patent/JPS60201562A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60201562A (ja) | 1985-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352980B1 (en) | Controlling dynamic tracking heads of digital video tape recorders | |
| JPH02107079A (ja) | 磁気記録再生装置 | |
| JPS6292686A (ja) | ビデオテ−プレコ−ダのスロ−再生装置 | |
| JPH05763B2 (ja) | ||
| JP2556463B2 (ja) | 情報信号記録再生装置 | |
| US4649439A (en) | System for reproducing a video signal in a still picture reproduction | |
| JPS60201562A (ja) | ビデオテ−プレコ−ダのつなぎ撮り制御回路 | |
| US3654398A (en) | Device to keep a capstan in phase when switching modes | |
| US5089919A (en) | Tracking control information signal recording device | |
| US4823198A (en) | Video recording and reproducing device and method including video signal record restart during rewind/playback operation after non-detection of pilot signal in video track | |
| US4916554A (en) | Information signal reproducing apparatus having a tracking control system | |
| JPH0197076A (ja) | フレームインデツクス磁気記録再生装置 | |
| JPS6118391B2 (ja) | ||
| JP2591195B2 (ja) | 磁気記録再生装置 | |
| JPH0754614B2 (ja) | 磁気記録再生装置 | |
| JPH01105348A (ja) | ヘリカルスキャンテープ装置のつなぎ記録制御回路 | |
| JPS5922433B2 (ja) | 映像信号の磁気再生装置 | |
| JPH0312382B2 (ja) | ||
| KR890003565B1 (ko) | 편집 서어보방식 | |
| JPH0664787B2 (ja) | トラツキング制御回路 | |
| JPS6235316B2 (ja) | ||
| JPH0341022B2 (ja) | ||
| JPS62167652A (ja) | 磁気記録再生装置 | |
| JPH0547905B2 (ja) | ||
| JPH0512782B2 (ja) |