JPH054817B2 - - Google Patents

Info

Publication number
JPH054817B2
JPH054817B2 JP27116486A JP27116486A JPH054817B2 JP H054817 B2 JPH054817 B2 JP H054817B2 JP 27116486 A JP27116486 A JP 27116486A JP 27116486 A JP27116486 A JP 27116486A JP H054817 B2 JPH054817 B2 JP H054817B2
Authority
JP
Japan
Prior art keywords
metal foil
jig
crimping
semiconductor device
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27116486A
Other languages
English (en)
Other versions
JPS63124541A (ja
Inventor
Shoji Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP27116486A priority Critical patent/JPS63124541A/ja
Publication of JPS63124541A publication Critical patent/JPS63124541A/ja
Publication of JPH054817B2 publication Critical patent/JPH054817B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特にバ
ンプ方式ボンデイングの際に使用するバンプ付き
リードの形成方法に関する。
〔従来の技術〕
従来この種のバンプ形成法としては、 (1) 半導体素子ペレツト上の電極パツト上に、金
等のバンプをメツキにて盛り上げ、形成する。
(2) エツチング時間に差を付け、内部リード端子
側の先端に、外部側リード太さより太い部分を
形成する。
(3) 基板上に形成された金属薄膜を必要部分のみ
残し、蝕刻して除去し、残留部分に内部リード
を位置合せし、圧着転写する。
〔発明が解決しようとする問題点〕
前述した従来のバンプ形成方法は、いずれも写
真蝕刻工程やメツキ装置等の半導体装置の組立工
程から離れた多大の別工程や別装置等を必要と
し、特に前記(2)法においてはバンプ形状の制御即
ち太さの制御が難しく、また前記(3)法においては
精密な位置制御に於ける位置合せ等の非容易性が
原価を上げ、品質の安定性を疎外して来た。
本発明の目的は、前記問題点を解決し、形状制
御がし易く、廉価で高品質に製造できるようにし
た半導体装置の製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明の構成は、内部リード端子の所定部分に
金属箔を形成する半導体装置の製造方法におい
て、前記内部リード端子を有する絶縁基体と前記
金属箔を有するシートとを重ね合せ、治具により
前記内部リード端子の所定部分と前記金属箔とを
圧着すると同時又はその直後に、前記所定部分以
外の前記金属箔を有するシートを機械的に除去す
ることを特徴とする。
〔実施例〕
次に本発明について図面を参照して詳細に説明
する。
第1図は本発明の一実施例の半導体装置の製造
方法を工程順に示す断面図である。第1図aにお
いて、圧着、切断治具3は、EPC基体1と金属
箔2とを圧着せしめるための治具であり、FPC
基体1の上には、予め内部リード端子4(幅
200μm程度を有し、その間隙は200μm程度を有
する。)が、形成されている。金属箔2は、厚さ
10μm乃至50μm程度、幅は半導体素子ペレツト
の大きさ程度の金や銅、等の金属箔である。治具
3は、上治具5と下治具6とからなり、バンプ形
成が必要な方向に相対する治具表面(本実施例で
は下治具6の両端)に、内部リード端子に相当し
た切断パターンを有する刃状構造が形成されてい
る。また、この治具3は、熱源によつて300℃程
度以上370℃以上の温度に、加熱されていること
が望ましい。
今、第1図aは圧着前の状態、bは圧着中の状
態、cは圧着完了後の状態を示す断面図である。
まず、第1図aにおいて、上治具5が下がり、
下治具6が上がり次に第1図bにおいて、下治具
6の中央部の凸部が金属箔2を切断すると共に、
両端が金属箔2を切断して、この金属箔2の部分
を内部リード端子4に圧着する。次に、第1図c
に示すように、上治具5が上がり、下治具6が下
がり、FPC基体1が自由に取り出せる状態とな
る。
このように、本実施例では、半導体素子ペレツ
ト上に形成された電極パツドと、半導体装置外部
リードとを接続する方法のうちいわゆるバンプ方
式に於て、そのバンプを予め成形された鉄ニツケ
ル合金、銅合金等の内部リード端子に、銅、金箔
等の金属箔を圧着せしめ、圧着と同時或はその後
に、バンプとして必要以外の部分を刃状形状を有
する治具で機械的に除去し、形成することを特徴
とする。
第2図a、第2図bは本発明の他の実施例の半
導体装置を示す断面図であり第2図aにおいて、
下治具7に刃状構造を有しない圧着専用治具を用
いた場合で、3者の圧着後箔2の不要部分を除去
する為、金属箔2の不要部分を除去する切断専用
治具8(第2図b)が別に必要となるが、圧着が
より確実となり、圧着強度のばらつきが少ない利
点がある。
今、第2図aは圧着中の断面図、同図で矢印は
FPC基体4の搬送される方向で次の第2図bの
ステージへと連続して送られる。第2図bは不要
箔部を除去する刃状構造を有する治具8が箔2を
上から押し切りしている処の断面図であり、箔2
の除去は空気吹出し口9から矢印で示される空気
流により、効率的に行なわれる。これは、図示さ
れていないが第1図cに於ても適用され、かつ第
1図b第2図aに於ても適用され得る。
尚、前記FPC基体1は、FPC(フレキシブル・
プリント・サーキツト)フイルム又はリードフレ
ームからなる。
〔発明の効果〕
以上説明したように、本発明は、特にFPC基
体に何の特別の手法も施さずに形成された内部リ
ードと、何の特別の手法も施さず形成された半導
体素子ペレツト上の電極とを、その間に単なる金
属箔を介在させて圧着することにより、従来、種
種の困難な方法を用いて形成されていたバンプ
を、前記リードと電極との接続工程中あるいはそ
の工程に近接して、形成可能で、安価かつ安定し
た品質のものが得られる効果がある。
【図面の簡単な説明】
第1図a乃至第1図cは本発明の一実施例の半
導体装置の製造方法を工程順に示す断面図、第2
図a、第2図bは本発明の他の実施例の半導体装
置の製造方法を工程順に示す断面図である。 1……FPC(フレキシブルプリントサーキツ
ト)基体、2……金属箔、3……圧着、切断治
具、4……内部リード端子、5……圧着切断治具
の上治具、6……下治具、7,7′……圧着専用
治具、8……切断専用治具、9……空気吹出し
口。

Claims (1)

    【特許請求の範囲】
  1. 1 内部リード端子の所定部分に金属箔を形成す
    る半導体装置の製造方法において、前記内部リー
    ド端子を有する絶縁基体と前記金属箔を有するシ
    ートとを重ね合せ、治具により前記内部リード端
    子の所定部分と前記金属箔とを圧着すると同時又
    はその直後に、前記所定部分以外の前記金属箔を
    有するシートを機械的に除去することを特徴とす
    る半導体装置の製造方法。
JP27116486A 1986-11-14 1986-11-14 半導体装置の製造方法 Granted JPS63124541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27116486A JPS63124541A (ja) 1986-11-14 1986-11-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27116486A JPS63124541A (ja) 1986-11-14 1986-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63124541A JPS63124541A (ja) 1988-05-28
JPH054817B2 true JPH054817B2 (ja) 1993-01-20

Family

ID=17496230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27116486A Granted JPS63124541A (ja) 1986-11-14 1986-11-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63124541A (ja)

Also Published As

Publication number Publication date
JPS63124541A (ja) 1988-05-28

Similar Documents

Publication Publication Date Title
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
EP0344970A2 (en) Process for bonding integrated circuit components
JPS6231819B2 (ja)
US3967366A (en) Method of contacting contact points of a semiconductor body
JPH0158864B2 (ja)
JPH054817B2 (ja)
EP0204102A2 (en) Direct connection of lead frame having flexible, tapered leads and mechanical die support
JPS6231497B2 (ja)
JPS60130132A (ja) 半導体装置の製造方法
JPS63185035A (ja) 半導体装置
JPS62229864A (ja) 半導体装置
JPS5854499B2 (ja) 半導体装置の製造方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH04127546A (ja) 半導体装置の製造方法
JP3076950B2 (ja) 半導体装置用リードフレームの製造方法
KR930005495B1 (ko) 리드프레임 및 그 제조방법
JP2002314025A (ja) 半導体装置の製造方法
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JPH04324651A (ja) フィルムキャリヤーテープの製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPH11345822A (ja) 半導体装置の製造方法
JPH02224362A (ja) 半導体装置の製造方法
JPS59104148A (ja) 半導体装置
JPH07114206B2 (ja) 金属突起物の形成方法及び金属突起物の形成治具