JPH0548643B2 - - Google Patents
Info
- Publication number
- JPH0548643B2 JPH0548643B2 JP24308583A JP24308583A JPH0548643B2 JP H0548643 B2 JPH0548643 B2 JP H0548643B2 JP 24308583 A JP24308583 A JP 24308583A JP 24308583 A JP24308583 A JP 24308583A JP H0548643 B2 JPH0548643 B2 JP H0548643B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- oscillation
- capacitor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積回路技術によつて特定の周波
数特性を持つRCアクテイブフイルタ回路を形成
する際の回路技術にかかわり、特に、RCアクテ
イブフイルタの時定数が自動的に所定の値となる
ように調整できる回路機能を持なせた無調整形
ICフイルタ回路に関するものである。
数特性を持つRCアクテイブフイルタ回路を形成
する際の回路技術にかかわり、特に、RCアクテ
イブフイルタの時定数が自動的に所定の値となる
ように調整できる回路機能を持なせた無調整形
ICフイルタ回路に関するものである。
一枚のIC基板上にRCアクテイブフイルタ回路
を形成する場合、フイルタの特性を決定する抵
抗、及びコンデンサをIC技術で基板上に形成す
ると、その絶対値精度は非常に悪いものになり、
通常、そのままでは使用できるものが得られなか
つた。
を形成する場合、フイルタの特性を決定する抵
抗、及びコンデンサをIC技術で基板上に形成す
ると、その絶対値精度は非常に悪いものになり、
通常、そのままでは使用できるものが得られなか
つた。
そのため、乗算器付積分回路によつてバイワツ
ド計のRCアクテイブフイルタを構成し、外付け
の抵抗値だけを調整することにより、RCアクテ
イブフイルタを所定の特性に合わせる方法があ
る。
ド計のRCアクテイブフイルタを構成し、外付け
の抵抗値だけを調整することにより、RCアクテ
イブフイルタを所定の特性に合わせる方法があ
る。
この方法の特徴はIC内部で形成された抵抗値、
又は容量値の相対的な誤差はもともと小さい点に
着目してなされたもので、乗算器により周波数軸
上の対数的な平行移動ができるように各積分回路
を構成し、特定のフイルタ特性のポイントを前記
乗算器の係数で合わせることによつて、他のすべ
てのフイルタ特性も同時に合わせようとするもの
である。
又は容量値の相対的な誤差はもともと小さい点に
着目してなされたもので、乗算器により周波数軸
上の対数的な平行移動ができるように各積分回路
を構成し、特定のフイルタ特性のポイントを前記
乗算器の係数で合わせることによつて、他のすべ
てのフイルタ特性も同時に合わせようとするもの
である。
しかしながら、かかる調整方法では、各IC回
路基板毎に信号を供給し、特性をチエツクしなが
ら合わせる必要があるため、その調整作業は依然
として煩雑となるという問題がある。
路基板毎に信号を供給し、特性をチエツクしなが
ら合わせる必要があるため、その調整作業は依然
として煩雑となるという問題がある。
この発明は、かかる問題点を解決するためにな
されたもので、精度のよい抵抗、及びコンデンサ
素子を２個、IC回路基板に外付けすることによ
つて、IC回路基板に形成されている複数個のRC
アクテイブフイルタのすべて時定数を自動的に調
整できるようにし、外付けした抵抗、コンデンサ
の精度なみのフイルタ特性が無調整で簡単に得ら
れるようにした無調整形ICフイルタ回路を提供
するものである。
されたもので、精度のよい抵抗、及びコンデンサ
素子を２個、IC回路基板に外付けすることによ
つて、IC回路基板に形成されている複数個のRC
アクテイブフイルタのすべて時定数を自動的に調
整できるようにし、外付けした抵抗、コンデンサ
の精度なみのフイルタ特性が無調整で簡単に得ら
れるようにした無調整形ICフイルタ回路を提供
するものである。
この発明は、例えば乗算器等によつて時定数が
共通的に各変とされるようなRCアクテイブフイ
ルタの組み合わせで形成されているICフイルタ
回路の基板の一部に、IC技術で形成されている
抵抗、及びコンデンサを時定数とする第１の発振
回路と、外付けの精度の高い抵抗、及びコンデン
サを時定数とする第２の発振回路と、前記第１、
第２の発振回路の発振周波数を一致させるための
PLL回路を形成し、このPLL回路に流れる誤差
信号を制御電流として前記乗算器の乗算係数を制
御するように構成する。そのため、前記外付けさ
れた正確な値の抵抗、及びコンデンサの時定数に
連動してIC回路で形成されているフイルタの特
性が無調整で修正されることになる。
共通的に各変とされるようなRCアクテイブフイ
ルタの組み合わせで形成されているICフイルタ
回路の基板の一部に、IC技術で形成されている
抵抗、及びコンデンサを時定数とする第１の発振
回路と、外付けの精度の高い抵抗、及びコンデン
サを時定数とする第２の発振回路と、前記第１、
第２の発振回路の発振周波数を一致させるための
PLL回路を形成し、このPLL回路に流れる誤差
信号を制御電流として前記乗算器の乗算係数を制
御するように構成する。そのため、前記外付けさ
れた正確な値の抵抗、及びコンデンサの時定数に
連動してIC回路で形成されているフイルタの特
性が無調整で修正されることになる。
第１図はこの発明の無調整形ICフイルタ回路
の概要を示したもの、ＰはIC回路を形成してい
る基板を示している。
の概要を示したもの、ＰはIC回路を形成してい
る基板を示している。
この基板Ｐには、その用途に応じて乗算機能付
きの各種RCアクテイブフイルタF1F2………Foが
構成されており、そのフイルタ特性は制御信号に
よつて調整できるものである。
きの各種RCアクテイブフイルタF1F2………Foが
構成されており、そのフイルタ特性は制御信号に
よつて調整できるものである。
基板Ｐの一部には、この発明の目的としている
自動的に時定数を制御するための制御信号を形成
するための回路素子として、第１の発振回路
OSC1、第２の発振回路OSC2、位相比較器PD、
ループフイルタLPFが形成されている。
自動的に時定数を制御するための制御信号を形成
するための回路素子として、第１の発振回路
OSC1、第２の発振回路OSC2、位相比較器PD、
ループフイルタLPFが形成されている。
第１、第２の発振回路OSC1，OSC2は同一の回
路構成からなつており、例えば第２図に示すよう
に電流Ｉ，I0によつて発振周期が決定される電流
制御形のCR発振器となつている。
路構成からなつており、例えば第２図に示すよう
に電流Ｉ，I0によつて発振周期が決定される電流
制御形のCR発振器となつている。
この電流制御形のCR発振器はフリツプフロツ
プＦ／Ｆの出力によつて交互に駆動される電流源
S1，S2、この電流源S1，S2の電流値Ｉによつて充
電、及び放電されるコンデンサＣ、コンデンサＣ
の端子電圧を抵抗Ｒの両端の電位差で検出する２
つの電圧比較器D1，D2により構成されている。
プＦ／Ｆの出力によつて交互に駆動される電流源
S1，S2、この電流源S1，S2の電流値Ｉによつて充
電、及び放電されるコンデンサＣ、コンデンサＣ
の端子電圧を抵抗Ｒの両端の電位差で検出する２
つの電圧比較器D1，D2により構成されている。
この発振器の動作は次のようなものである。
コンデンサＣが電流源S1より充電され、その端
子電圧がV1となると電圧比較器D1よりの出力に
よりフリツプフロツプＦ／Ｆが反転し、その出
力により電流源S1が不作動とされ、Ｑ出力により
電流源S2が駆動される。そのためのコンデンサＣ
は電流源S2の電流Ｉにより放電されその端子電圧
が減少するが、この電圧がV2まで低下すると電
圧比較器D2からの出力によりフリツプフロツプ
Ｆ／Ｆがリセツトされる。そのため、再び電流源
S1が駆動されコンデンサＣはその電流値Ｉにより
充電される。以下、交互に電流源S1，S2が駆動さ
れて周期Ｔの発振周波数ｆを有する信号が出力さ
れる。
子電圧がV1となると電圧比較器D1よりの出力に
よりフリツプフロツプＦ／Ｆが反転し、その出
力により電流源S1が不作動とされ、Ｑ出力により
電流源S2が駆動される。そのためのコンデンサＣ
は電流源S2の電流Ｉにより放電されその端子電圧
が減少するが、この電圧がV2まで低下すると電
圧比較器D2からの出力によりフリツプフロツプ
Ｆ／Ｆがリセツトされる。そのため、再び電流源
S1が駆動されコンデンサＣはその電流値Ｉにより
充電される。以下、交互に電流源S1，S2が駆動さ
れて周期Ｔの発振周波数ｆを有する信号が出力さ
れる。
このCR発振器では、比較電圧となるV1−V2の
値は抵抗Ｒを流れる電流源S3の電流I0によつて与
えられるので、V1−V2＝△Ｖ＝RI0となる。
値は抵抗Ｒを流れる電流源S3の電流I0によつて与
えられるので、V1−V2＝△Ｖ＝RI0となる。
一方、コンデンサＣの端子電圧は１／ＣＩ・ｔに
よつて与えられるから、第３図の発振波形図から
理解できるように、RI0＝１／Ｃ・Itとなる。
理解できるように、RI0＝１／Ｃ・Itとなる。
したがつて、ω＝１／2RC・Ｉ／I0を発振時定数とす
るCR発振器を構成している。
つまり、供給される電流Ｉ，I0により発振周波
数ωが可変となり、電流Ｉに対しては比例関係に
ある。
数ωが可変となり、電流Ｉに対しては比例関係に
ある。
さて、かかる電流制御形のCR発振器で構成さ
れている。第１、第２の発振回路OSC1，OSC2の
端子T1，T2にそれぞれ第２図で説明したような
電流Ｉ，I0を設定する信号（電流）を供給する。
すなわち、端子T1の信号（電流）は第２図の電
流源S1，S2の電流値を設定するものであり、端子
T2は同じく電流源S3の電流値I0を設定する。
れている。第１、第２の発振回路OSC1，OSC2の
端子T1，T2にそれぞれ第２図で説明したような
電流Ｉ，I0を設定する信号（電流）を供給する。
すなわち、端子T1の信号（電流）は第２図の電
流源S1，S2の電流値を設定するものであり、端子
T2は同じく電流源S3の電流値I0を設定する。
なお、第１の発振回路OSC1の端子T1にはPLL
回路を構成するループフイルタLPFの制御信号
が供給される。
回路を構成するループフイルタLPFの制御信号
が供給される。
第１の発振器OSC1にはIC回路内に形成された
抵抗Ri0、及びコンデンサCi0を接続し、第２の発
振回路OSC2には外付けの抵抗Re、及びコンデン
サCeを接続すると、それぞれの発振時定数ω1，
ω2は ω1＝１／2Ri0・Ci0・Ｉ／I0 ……(1) ω2＝１／2Re・Ce・I0／I0 ……(2) となる。
抵抗Ri0、及びコンデンサCi0を接続し、第２の発
振回路OSC2には外付けの抵抗Re、及びコンデン
サCeを接続すると、それぞれの発振時定数ω1，
ω2は ω1＝１／2Ri0・Ci0・Ｉ／I0 ……(1) ω2＝１／2Re・Ce・I0／I0 ……(2) となる。
ところで、第１、第２の発振回路OSC1，OSC2
は位相比較器PD、ループフイルタLPFからなる
PLL回路構成により同一発振周波数となるよう
に制御されているので、上記(1)及び(2)式から １／2Ri0・Ci0・Ｉ／I0＝１／2Re・Ce ……(3) 故に Ri0・Ci0／Re・Ce＝Ｉ／I0＝Ｋ ……(4) という関係式が得られる。
は位相比較器PD、ループフイルタLPFからなる
PLL回路構成により同一発振周波数となるよう
に制御されているので、上記(1)及び(2)式から １／2Ri0・Ci0・Ｉ／I0＝１／2Re・Ce ……(3) 故に Ri0・Ci0／Re・Ce＝Ｉ／I0＝Ｋ ……(4) という関係式が得られる。
この式は、IC基板内に形成された抵抗Ri0、コ
ンデンサCi0の時定数と、外付けされた抵抗Re、
コンデンサCeの時定数の比がＩ／I0＝Ｋという係数 となることを示している。
ンデンサCi0の時定数と、外付けされた抵抗Re、
コンデンサCeの時定数の比がＩ／I0＝Ｋという係数 となることを示している。
したがつて、このIC基板Ｐ内に形成された抵
抗値、及びコンデンサの容量値が所定の設計値よ
り異なつている場合でも、外付けした抵抗Re及
びコンデンサCeの時定数を正確な値とすれば
PLL回路構成から得られた制御電流ＩとこのIC
基板に共通して供給されている電流値I0により以
下に述べるように自動的に時定数の補正が行われ
ることになる。
抗値、及びコンデンサの容量値が所定の設計値よ
り異なつている場合でも、外付けした抵抗Re及
びコンデンサCeの時定数を正確な値とすれば
PLL回路構成から得られた制御電流ＩとこのIC
基板に共通して供給されている電流値I0により以
下に述べるように自動的に時定数の補正が行われ
ることになる。
すなわち、IC回路で形成された第１の発振回
路OSC1の時定数Ri0，Ci0と同一のIC基板上に形
成されているRCアクテイブフイルタF1，F2……
Foの時定数Ri0，Ci0の相対的な誤差は、通常、非
常に小さい値となつている。したがつて、前記制
御電流の関係式（Ｉ＝KI0）によりIC基板上に形
成されているRCアクテイブフイルタF1，F2……
Foの時定数回路に流れる電流を補正すると、結
果的に第１図に示されている各RCアクテイブフ
イルタF1，F2……Foの特性を外付けされた時定
数Re，Ceによつて補正することができる。
路OSC1の時定数Ri0，Ci0と同一のIC基板上に形
成されているRCアクテイブフイルタF1，F2……
Foの時定数Ri0，Ci0の相対的な誤差は、通常、非
常に小さい値となつている。したがつて、前記制
御電流の関係式（Ｉ＝KI0）によりIC基板上に形
成されているRCアクテイブフイルタF1，F2……
Foの時定数回路に流れる電流を補正すると、結
果的に第１図に示されている各RCアクテイブフ
イルタF1，F2……Foの特性を外付けされた時定
数Re，Ceによつて補正することができる。
例えば、第４図は乗算器付積分回路によりバイ
クワツド形のバンドパスフイルタ１０を構成した
例を示したもので、第１の積分器１２Ａは差動ア
ンプ１３Ａと充放電用のコンデンサCA、及び乗
算器１８Ａにより構成され、第２の積分器１２Ｂ
は同様に差動アンプ１３Ｂ、コンデンサCB、乗
算器１８Ｂによつて構成されている。
クワツド形のバンドパスフイルタ１０を構成した
例を示したもので、第１の積分器１２Ａは差動ア
ンプ１３Ａと充放電用のコンデンサCA、及び乗
算器１８Ａにより構成され、第２の積分器１２Ｂ
は同様に差動アンプ１３Ｂ、コンデンサCB、乗
算器１８Ｂによつて構成されている。
積分器１２Ａ，１２Ｂは差動アンプ１３Ａ，１
３Ｂの出力信号を乗算器１８Ａ，１８Ｂを介して
コンデンサCA，CBに供給することにより積分回
路を構成しているが、コンデンサCA、CBの充放
電電流は端子１９から供給される制御電流によつ
て制御されることになる。
３Ｂの出力信号を乗算器１８Ａ，１８Ｂを介して
コンデンサCA，CBに供給することにより積分回
路を構成しているが、コンデンサCA、CBの充放
電電流は端子１９から供給される制御電流によつ
て制御されることになる。
そして両積分器１２Ａ，１２Ｂはアンプ１４，
１５、及び入力端子をもつ加算器１６を介して環
状に接続され、出力端子１１で得られる出力の一
部が抵抗Ra（Rb）を介して第２の積分器１２Ｂに
帰還されている。
１５、及び入力端子をもつ加算器１６を介して環
状に接続され、出力端子１１で得られる出力の一
部が抵抗Ra（Rb）を介して第２の積分器１２Ｂに
帰還されている。
このように構成されたバイクワツド形のバンド
パスフイルタ１０は一般的に、 HS＝H0・Kω0／Ｑ・Ｓ／S2＋Kω0／ＱＳ＋（Kω0）2 となる伝達関数HSとなつている。
パスフイルタ１０は一般的に、 HS＝H0・Kω0／Ｑ・Ｓ／S2＋Kω0／ＱＳ＋（Kω0）2 となる伝達関数HSとなつている。
但し
Kω0：中心角周波数
Ｋ：乗算係数
Ｑ：フイルタの尖鋭度
H0：１＋Ra／Rb
このバンドパスフイルタ１０は、端子１９から
供給される制御電流によつてコンデンサCA，CB
の充放電時定数が変化し、中心周波数ω0を可変
することができる。例えば、乗算係数Ｋ＝１では
第１図に示されているように、当初IC基板で形
成された電流源からの電流値I0で設定された中心
角周波数ω0を持つバンドパスフイルタ１０とな
つているが、前記したようにループフイルタから
の制御信号によつてＩ＝KI0を端子１９からの制
御信号によつてコンデンサCA又はCBに供給する
ようにすると、第２の発振回路OSC2に外付けさ
れている正確な時定数Re，Ceで調整された所定
の値の中心角周波数Kω0を持つたバンドパスフイ
ルタにすることができる。
供給される制御電流によつてコンデンサCA，CB
の充放電時定数が変化し、中心周波数ω0を可変
することができる。例えば、乗算係数Ｋ＝１では
第１図に示されているように、当初IC基板で形
成された電流源からの電流値I0で設定された中心
角周波数ω0を持つバンドパスフイルタ１０とな
つているが、前記したようにループフイルタから
の制御信号によつてＩ＝KI0を端子１９からの制
御信号によつてコンデンサCA又はCBに供給する
ようにすると、第２の発振回路OSC2に外付けさ
れている正確な時定数Re，Ceで調整された所定
の値の中心角周波数Kω0を持つたバンドパスフイ
ルタにすることができる。
なお、各回路に共通する電流値を供給する回路
は図示されていないが、このような回路はIC回
路で慣用されているカレントミラー接続によつて
簡単に形成することができる。
は図示されていないが、このような回路はIC回
路で慣用されているカレントミラー接続によつて
簡単に形成することができる。
この場合、前記第１の発振回路OSC1と時定数
Rip，Cipと積分器１２Ａ，１２Ｂの時定数の相対
的な誤差が小さいということが前提になつていれ
ばよいから、かかる乗算器の積分回路によつて形
成される複数個の各種フイルタが同一基板上に形
成されている場合でも、全てのフイルタの特性を
外付けした抵抗Re、コンデンサCeの値に連動し
て自動的に調整することができる。
Rip，Cipと積分器１２Ａ，１２Ｂの時定数の相対
的な誤差が小さいということが前提になつていれ
ばよいから、かかる乗算器の積分回路によつて形
成される複数個の各種フイルタが同一基板上に形
成されている場合でも、全てのフイルタの特性を
外付けした抵抗Re、コンデンサCeの値に連動し
て自動的に調整することができる。
第１、第２の発振回路OSC1，OSC2は図示した
回路に限定されるものでなく、要するに２つの電
流（又は電圧）の比によつて制御されるものであ
れば他の発振回路でもよいことはいうまでもな
い。
回路に限定されるものでなく、要するに２つの電
流（又は電圧）の比によつて制御されるものであ
れば他の発振回路でもよいことはいうまでもな
い。
また、RCアクテイブフイルタF1F2……Foも第
４図に例示したパイワツド形のバンドパスフイル
タ１６に限定されることなく、乗算係数によつて
時定数が制御されるものであれば、他の回路形式
のものでもよい。
４図に例示したパイワツド形のバンドパスフイル
タ１６に限定されることなく、乗算係数によつて
時定数が制御されるものであれば、他の回路形式
のものでもよい。
この発明の無調整形ICフイルタ回路は、外付
けされた抵抗及びコンデンサの時定数に連動し
て、IC回路内に形成されたいる乗算器付の複数
のＲのアクテイブフイルタを無調整で所定の特性
となるように補正できるので、正確な値の抵抗、
コンデンサを外付けするだけでICフイルタ回路
を無調整で使用することができるという利点があ
る。
けされた抵抗及びコンデンサの時定数に連動し
て、IC回路内に形成されたいる乗算器付の複数
のＲのアクテイブフイルタを無調整で所定の特性
となるように補正できるので、正確な値の抵抗、
コンデンサを外付けするだけでICフイルタ回路
を無調整で使用することができるという利点があ
る。
また、外付けの抵抗、コンデンサの精度、及び
その温度特性が良好なものを使用することにより
きわめて精度の高いフイルタ特性とすることがで
きる。
その温度特性が良好なものを使用することにより
きわめて精度の高いフイルタ特性とすることがで
きる。
第１図は、この発明の概要を示すICフイルタ
回路のブロツク図、第２図は発振回路の一例を示
す回路図、第３図は発振回路の波形図、第４図は
パイクワツド形のバンドパスフイルタの構成図で
ある。 図中、F1F2……FoはRCアクテイブフイルタ、
OSC1，OSC2は第１、第２の発振回路、PDは位
相比較器、LPFはループフイルタ、Re，Ceは外
付けの抵抗、及びコンデンサを示す。
回路のブロツク図、第２図は発振回路の一例を示
す回路図、第３図は発振回路の波形図、第４図は
パイクワツド形のバンドパスフイルタの構成図で
ある。 図中、F1F2……FoはRCアクテイブフイルタ、
OSC1，OSC2は第１、第２の発振回路、PDは位
相比較器、LPFはループフイルタ、Re，Ceは外
付けの抵抗、及びコンデンサを示す。
Claims (1)
- １ 制御信号によつて時定数が共通的に可変され
る複数の乗算器付のRCアクテイブフイルタが形
成されているIC基板内に、IC回路で形成されて
いる抵抗、及びコンデンサを時定数とする第１の
発振回路と、外付けの正確な抵抗、及びコンデン
サを時定数とする第２の発振回路と、前記第１及
び第２の発振回路の出力信号の位相差を検出し、
ループフイルタを介して前記第１の発振回路の発
振周波数を制御することにより、前記第１、第２
の発振回路の発振周波数を一致させるための
PLL回路を形成し、前記ループフイルタより得
られる制御電流により前記複数の乗算器付のRC
アクテイブフイルタの時定数を制御するように構
成したことを特徴とする無調整形ICフイルタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24308583A JPS60136409A (ja) | 1983-12-24 | 1983-12-24 | 無調整形ｉｃフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24308583A JPS60136409A (ja) | 1983-12-24 | 1983-12-24 | 無調整形ｉｃフイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136409A JPS60136409A (ja) | 1985-07-19 |
| JPH0548643B2 true JPH0548643B2 (ja) | 1993-07-22 |
Family
ID=17098554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24308583A Granted JPS60136409A (ja) | 1983-12-24 | 1983-12-24 | 無調整形ｉｃフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136409A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4025428C2 (de) * | 1990-08-10 | 1994-03-03 | Siemens Ag | Schaltungsanordnung zur Erzeugung von Steuerspannungen |
| US6194958B1 (en) * | 1999-09-30 | 2001-02-27 | Analog Devices, Inc. | Filter having minimized cut-off frequency variations |
-
1983
- 1983-12-24 JP JP24308583A patent/JPS60136409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136409A (ja) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667168A (en) | Integrated circuit with a phase-locked loop | |
| JPH0243365B2 (ja) | ||
| JP2584321B2 (ja) | 高精度モノマルチバイブレータ | |
| US4388539A (en) | Integrated circuit comprising a plurality of voltage-current converters | |
| JPS60254815A (ja) | フイルタ装置 | |
| US4006430A (en) | Circuit arrangement for converting a bridge unbalance into a frequency variation | |
| US4207539A (en) | Frequency synthesizer | |
| JPH0746082A (ja) | フィルタ回路 | |
| CN111355472B (zh) | Gm-C滤波装置及其校准电路和校准方法 | |
| JPH01108801A (ja) | 温度補償型圧電発振器 | |
| US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
| JPH0548643B2 (ja) | ||
| JPH02277310A (ja) | 二重ポート電圧制御オシレータ回路 | |
| US6268765B1 (en) | 2.5V, 30-100 MHz 7th order equiripple delay continuous-time filter and variable gain amplifier | |
| GB2042840A (en) | RC-bridge Oscillator | |
| JPS5894219A (ja) | フイルタ回路 | |
| US5243548A (en) | Integratable circuit configuration with an analog network | |
| JPS61145920A (ja) | 制御可能な実効抵抗を与えるための装置、信号濾波装置および入力信号に応答して出力周波数信号を出力するための装置 | |
| JPH0691413B2 (ja) | リアクタンス制御回路 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JP2002100962A (ja) | 周波数特性調整回路 | |
| JP2671343B2 (ja) | 容量測定装置 | |
| JPS62171210A (ja) | 可変水晶発振回路 | |
| JPH0154884B2 (ja) | ||
| JP2957796B2 (ja) | 移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |