JPH0548663B2 - - Google Patents
Info
- Publication number
- JPH0548663B2 JPH0548663B2 JP59174361A JP17436184A JPH0548663B2 JP H0548663 B2 JPH0548663 B2 JP H0548663B2 JP 59174361 A JP59174361 A JP 59174361A JP 17436184 A JP17436184 A JP 17436184A JP H0548663 B2 JPH0548663 B2 JP H0548663B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばCCD固体撮像装置において、
光電変換された信号電荷を検出して出力信号とし
て取り出す電荷検出回路に関する。
光電変換された信号電荷を検出して出力信号とし
て取り出す電荷検出回路に関する。
例えば、CCDを用いた固体撮像装置において、
光電変換された信号電荷を検出して出力信号とし
て取り出すには、一般に次のようにしている。
光電変換された信号電荷を検出して出力信号とし
て取り出すには、一般に次のようにしている。
すなわち、第４図はCCD固体撮像装置の出力
取出回路の一例を示すもので、図の例は、CCD
イメージセンサの動作方式がフレーム転送方式の
場合であり、また、情報として蓄積される小数キ
ヤリアが電子の場合の例である。なお、図におい
て、破線より左側の部分がCCD装置側であり、
右側の部分は波形整形回路としてのサンプリング
ホールド回路である。
取出回路の一例を示すもので、図の例は、CCD
イメージセンサの動作方式がフレーム転送方式の
場合であり、また、情報として蓄積される小数キ
ヤリアが電子の場合の例である。なお、図におい
て、破線より左側の部分がCCD装置側であり、
右側の部分は波形整形回路としてのサンプリング
ホールド回路である。
図で、１は撮像デバイスの構成を示し、１ａは
出力取出回路の出力端である。
出力取出回路の出力端である。
また、２はCCD撮像デバイス１の感光領域、
３はその蓄積領域、４は読出しレジスタ、５は出
力ゲート及び逆バイアスされた出力ダイオード部
分を示している。
３はその蓄積領域、４は読出しレジスタ、５は出
力ゲート及び逆バイアスされた出力ダイオード部
分を示している。
感光領域２で生成された信号電荷は蓄積領域３
に転送されるとともに感光領域２では次の光電変
換動作がなされる。蓄積領域３に一時蓄積された
信号電荷は水平の１列毎に読み出しレジスタ４に
転送され、出力ゲート及び出力ダイオード部分５
を介して時系列に取り出される。
に転送されるとともに感光領域２では次の光電変
換動作がなされる。蓄積領域３に一時蓄積された
信号電荷は水平の１列毎に読み出しレジスタ４に
転送され、出力ゲート及び出力ダイオード部分５
を介して時系列に取り出される。
そして、出力ゲート及び出力ダイオード部分５
の出力端は、コンデンサ６を介して接地されると
ともにFET７のソースに接続され、FET７のド
レインには直流電圧ERが供給され、ゲートには
読み出しレジスタ４の転送クロツクに同期したプ
リセツトパルスPa（第５図Ａ）が供給される。
の出力端は、コンデンサ６を介して接地されると
ともにFET７のソースに接続され、FET７のド
レインには直流電圧ERが供給され、ゲートには
読み出しレジスタ４の転送クロツクに同期したプ
リセツトパルスPa（第５図Ａ）が供給される。
また、部分５とコンデンサ６との接続点はイン
ピーダンス変換用のバツフアアンプを構成する
FET８のゲートに接続され、このFET８のドレ
インには直流電圧Ｅが供給され、ソースは出力端
１ａに接続される。
ピーダンス変換用のバツフアアンプを構成する
FET８のゲートに接続され、このFET８のドレ
インには直流電圧Ｅが供給され、ソースは出力端
１ａに接続される。
このような回路において、パルスPaがハイレ
ベルである期間TPでは、FET７がオンとなり、
コンデンサ６は電圧ERまで充電されプリセツト
（以下プリチヤージという）される。そして、パ
ルスPaがローレベルである期間TSとなるとFET
７はオフとなり、出力信号電荷に応じてコンデン
サ６の両端電圧が下がる。したがつて、電圧ER
を基準レベルとしたとき、期間TSでのコンデン
サ６の両端電圧が信号レベルとなる。
ベルである期間TPでは、FET７がオンとなり、
コンデンサ６は電圧ERまで充電されプリセツト
（以下プリチヤージという）される。そして、パ
ルスPaがローレベルである期間TSとなるとFET
７はオフとなり、出力信号電荷に応じてコンデン
サ６の両端電圧が下がる。したがつて、電圧ER
を基準レベルとしたとき、期間TSでのコンデン
サ６の両端電圧が信号レベルとなる。
ここで、パルスPaは読み出しレジスタ４の転
送クロツクに同期しているので、読み出しレジス
タ４の１段分、すなわち１ビツト分毎に基準レベ
ルと信号レベルをくり返す電荷検出出力電圧VO
がコンデンサ６の両端に現われることになる。そ
して、これがバツフアアンプを構成するFET８
を通じて出力端１ａに導出される。
送クロツクに同期しているので、読み出しレジス
タ４の１段分、すなわち１ビツト分毎に基準レベ
ルと信号レベルをくり返す電荷検出出力電圧VO
がコンデンサ６の両端に現われることになる。そ
して、これがバツフアアンプを構成するFET８
を通じて出力端１ａに導出される。
この場合、実際には、パルスPaがFET７のゲ
ート−ソース間の浮遊容量を通じて信号路に飛び
込むため、出力端１ａに現われる出力電圧VOに
は、第５図Ｂに示すように、この飛び込み分の電
圧EPが重畳される。しかしながら、この飛び込
み分の電圧EPはほぼ一定であるから、この電圧
EP分だけ高い電圧を基準レベルとして信号レベ
ルを考えても不都合はないので、実際には、この
電圧EP分だけ高い電圧ER＋EPを基準レベルとみ
なしても差し支えはない。
ート−ソース間の浮遊容量を通じて信号路に飛び
込むため、出力端１ａに現われる出力電圧VOに
は、第５図Ｂに示すように、この飛び込み分の電
圧EPが重畳される。しかしながら、この飛び込
み分の電圧EPはほぼ一定であるから、この電圧
EP分だけ高い電圧を基準レベルとして信号レベ
ルを考えても不都合はないので、実際には、この
電圧EP分だけ高い電圧ER＋EPを基準レベルとみ
なしても差し支えはない。
こうして出力端１ａに取り出された出力VOは
サンプリングホールド回路１０のサンプリング用
FET１１のドレインに供給される。このFET１
１のゲートには出力VOの信号レベルの期間TSで
ハイレベルとなるサンプリングパルスPb（第５図
Ｃ）が供給され、そのハイレベルとなる期間で
FET１１がオンとされ、出力VOの信号レベルが
サンプリングされる。そして、ホールド用コンデ
ンサ１２がこのサンプリングされた信号レベルま
で充電あるいは放電され、このコンデンサ１２に
信号レベルがホールドされる。このホールド電圧
VHはバツフアアンプを構成するFET１３を通じ
て取り出される。なお、９はFET８の負荷抵抗、
１４はFET１３の負荷抵抗である。
サンプリングホールド回路１０のサンプリング用
FET１１のドレインに供給される。このFET１
１のゲートには出力VOの信号レベルの期間TSで
ハイレベルとなるサンプリングパルスPb（第５図
Ｃ）が供給され、そのハイレベルとなる期間で
FET１１がオンとされ、出力VOの信号レベルが
サンプリングされる。そして、ホールド用コンデ
ンサ１２がこのサンプリングされた信号レベルま
で充電あるいは放電され、このコンデンサ１２に
信号レベルがホールドされる。このホールド電圧
VHはバツフアアンプを構成するFET１３を通じ
て取り出される。なお、９はFET８の負荷抵抗、
１４はFET１３の負荷抵抗である。
ところで、上述したように、CCD固体撮像装
置に蓄積された電荷を電圧に変換して取り出すに
は、前述したように小数キヤリアが電子の場合に
はコンデンサ６を１ビツト分毎にプリチヤージす
る必要がある。
置に蓄積された電荷を電圧に変換して取り出すに
は、前述したように小数キヤリアが電子の場合に
はコンデンサ６を１ビツト分毎にプリチヤージす
る必要がある。
ところが、このプリチヤージ動作の際、FET
７の内部雑音、このFET７の電源の雑音等の雑
音が生じ、この雑音により基準プリチヤージレベ
ルが変動してしまう。そして、このプリチヤージ
期間TPに生じた雑音のレベルＮはコンデンサ６
によつて１ビツト期間τB＝TP＋TS中保持される。
つまり、雑音はサンプリングホールドされた形で
出力されることになる。
７の内部雑音、このFET７の電源の雑音等の雑
音が生じ、この雑音により基準プリチヤージレベ
ルが変動してしまう。そして、このプリチヤージ
期間TPに生じた雑音のレベルＮはコンデンサ６
によつて１ビツト期間τB＝TP＋TS中保持される。
つまり、雑音はサンプリングホールドされた形で
出力されることになる。
このため、この雑音により出力電圧VOは第５
図Ｂで破線で示すようになり、期間TSの信号レ
ベルも変動してしまう。したがつて、第４図の回
路例のように出力VOの信号レベル部分を単にサ
ンプリングホールドした場合には、信号成分Ｓに
ノイズ成分Ｎが混入したものが取り出されてしま
う不都合がある。
図Ｂで破線で示すようになり、期間TSの信号レ
ベルも変動してしまう。したがつて、第４図の回
路例のように出力VOの信号レベル部分を単にサ
ンプリングホールドした場合には、信号成分Ｓに
ノイズ成分Ｎが混入したものが取り出されてしま
う不都合がある。
このプリチヤージ動作時の雑音を有効に除去す
る発明は本出願人により特願昭55−19857号とし
て先に提案されている。この先の発明は、ノイズ
レベルは１ビツト期間τBで一定であり、かつ原理
的にはプリチヤージ期間TPには信号成分はない
はずであるということを利用したもので、第５図
Ｂに示すように１ビツト区間τB内において、時点
P1のプリチヤージレベルと時点P2の信号レベル
との差をとるようにしたものである。すなわち、
今、正しいノイズのないプリチヤージレベルを０
とすると、時点P1のレベルは雑音成分によるも
のであり、時点P2のレベルは信号成分と雑音成
分の和であるから、両者の差をとれば雑音成分が
除去され、信号成分のみが得られるものである。
る発明は本出願人により特願昭55−19857号とし
て先に提案されている。この先の発明は、ノイズ
レベルは１ビツト期間τBで一定であり、かつ原理
的にはプリチヤージ期間TPには信号成分はない
はずであるということを利用したもので、第５図
Ｂに示すように１ビツト区間τB内において、時点
P1のプリチヤージレベルと時点P2の信号レベル
との差をとるようにしたものである。すなわち、
今、正しいノイズのないプリチヤージレベルを０
とすると、時点P1のレベルは雑音成分によるも
のであり、時点P2のレベルは信号成分と雑音成
分の和であるから、両者の差をとれば雑音成分が
除去され、信号成分のみが得られるものである。
この先の発明はプリチヤージレベルが信号レベ
ルにより影響を全く受けないことを前提としてい
るが、実際上は次のような問題がある。
ルにより影響を全く受けないことを前提としてい
るが、実際上は次のような問題がある。
すなわち、FET８からなるバツフアアンプが
信号周波数に比べて広帯域であり、周波数特性が
良好であれば上記の前提は成立し得る。
信号周波数に比べて広帯域であり、周波数特性が
良好であれば上記の前提は成立し得る。
ところが、出力端子１ａに得られる信号周波数
は10MHz程の信号で、広帯域のバツフアアンプと
してはその10倍の100MHzの帯域を周波数特性良
くカバーするものが必要である。
は10MHz程の信号で、広帯域のバツフアアンプと
してはその10倍の100MHzの帯域を周波数特性良
くカバーするものが必要である。
しかしながら、このようなバツフアアンプを構
成することは困難であつて、周波数特性が悪いバ
ツフアアンプを使用せざるを得ないのが現状であ
る。
成することは困難であつて、周波数特性が悪いバ
ツフアアンプを使用せざるを得ないのが現状であ
る。
このような周波数特性の悪いバツフアアンプを
用いると、出力VOはプリチヤージ期間TPのレベ
ルがその前のビツトの信号出力レベルの影響を受
け第５図Ｄに示すような出力信号波形となつてし
まう。
用いると、出力VOはプリチヤージ期間TPのレベ
ルがその前のビツトの信号出力レベルの影響を受
け第５図Ｄに示すような出力信号波形となつてし
まう。
このようになると、先の発明による信号出力
VOは各ビツトの信号成分が１ビツト前の信号の
影響を受けたものとなつてしまう。CCDカラー
固体撮像装置の場合、点順次色フイルタを用いて
おり、１ビツト毎に色成分が異なつているのが通
常である。このため、上記のように１ビツト前の
信号成分の影響を受けるということは混色を生じ
ることになり、再生画面上では色のにごりとなつ
てしまう不都合がある。
VOは各ビツトの信号成分が１ビツト前の信号の
影響を受けたものとなつてしまう。CCDカラー
固体撮像装置の場合、点順次色フイルタを用いて
おり、１ビツト毎に色成分が異なつているのが通
常である。このため、上記のように１ビツト前の
信号成分の影響を受けるということは混色を生じ
ることになり、再生画面上では色のにごりとなつ
てしまう不都合がある。
この発明は、上記のようにCCDイメージヤの
出力バツフアアンプとして周波数特性の悪いもの
を用いても上記のような混色の生じないものを提
供しようとするものである。
出力バツフアアンプとして周波数特性の悪いもの
を用いても上記のような混色の生じないものを提
供しようとするものである。
この発明においては、第５図Ｄに示すように、
あるビツトの信号レベル（時点P2）と、そのビ
ツトの次のビツトのプリチヤージレベル（時点
P3）との差をとつてこれを出力信号とするもの
である。
あるビツトの信号レベル（時点P2）と、そのビ
ツトの次のビツトのプリチヤージレベル（時点
P3）との差をとつてこれを出力信号とするもの
である。
時点P2のレベルは、信号成分とノズル成分を
含んだものであり、一方、時点P3のレベルは、
時点P2の信号成分の影響を含む基準レベルとノ
イズ成分の和である。したがつて、ノイズの変化
はビツト周期よりも十分に大きいことを考えれ
ば、出力としてはノイズ成分が除去され、しかも
信号成分の影響はあるといつてもその１ビツトの
信号自身の影響であるので、混色を生じたりする
おそれはない。
含んだものであり、一方、時点P3のレベルは、
時点P2の信号成分の影響を含む基準レベルとノ
イズ成分の和である。したがつて、ノイズの変化
はビツト周期よりも十分に大きいことを考えれ
ば、出力としてはノイズ成分が除去され、しかも
信号成分の影響はあるといつてもその１ビツトの
信号自身の影響であるので、混色を生じたりする
おそれはない。
第１図はこの発明の一実施例を示すもので、端
子１ａに得られた出力VO（第２図Ａ）が信号レベ
ル検出回路としてのサンプリングホールド回路２
１に供給される。一方、このサンプリングホール
ド回路２１には周期がτBで、各１ビツト期間τB中
の期間TSの終りの時点の位相のサンプリングパ
ルスSP1（同図Ｂ）が供給されて、出力VOの信号
レベル部分がサンプリングホールドされる。出力
VOは、また、基準レベル検出回路としてのサン
プリングホールド回路２２に供給される。このサ
ンプリングホールド回路２２には、周期がτBで、
各１ビツト期間τB中のプリチヤージ期間TP内の
位相のサンプリングパルスSP2（同図Ｃ）が供給
されて、出力VOのプリチヤージレベルがサンプ
リングホールドされる。そして、サンプリングホ
ールド回路２１のホールド出力がパルスSP1とパ
ルスSP2との位相差に相当する時間τだけ遅延回
路２３において遅延されて差形成回路としての比
較回路２４の一方の入力端子に供給されるととも
に、サンプリングホールド回路２２よりのホール
ド出力がそのまま比較回路２４の他方の入力端子
に供給される。したがつて、この比較回路２４に
おいては、第２図に示すように例えば１ビツト期
間τB1における信号レベルと、次の１ビツト期間
τB2のプリチヤージレベルとが比較され、両者の
差の出力が電荷検出信号出力として得られる。す
なわち、この場合、出力バツフアアンプの周波数
特性が悪いためプリチヤージレベルが前のビツト
の信号レベルの影響を受けるとしても１ビツト期
間τB1の信号レベルの影響を受けた次の１ビツト
期間τB2のプリチヤージレベルと、１ビツト期間
τB1の信号レベルとの差を出力として取り出すの
で、出力としては前のビツトの信号の影響を受け
ることがない。しかも、先に提案した発明と同様
の原理で、プリチヤージ時のノイズの影響は良好
に除去できるものである。
子１ａに得られた出力VO（第２図Ａ）が信号レベ
ル検出回路としてのサンプリングホールド回路２
１に供給される。一方、このサンプリングホール
ド回路２１には周期がτBで、各１ビツト期間τB中
の期間TSの終りの時点の位相のサンプリングパ
ルスSP1（同図Ｂ）が供給されて、出力VOの信号
レベル部分がサンプリングホールドされる。出力
VOは、また、基準レベル検出回路としてのサン
プリングホールド回路２２に供給される。このサ
ンプリングホールド回路２２には、周期がτBで、
各１ビツト期間τB中のプリチヤージ期間TP内の
位相のサンプリングパルスSP2（同図Ｃ）が供給
されて、出力VOのプリチヤージレベルがサンプ
リングホールドされる。そして、サンプリングホ
ールド回路２１のホールド出力がパルスSP1とパ
ルスSP2との位相差に相当する時間τだけ遅延回
路２３において遅延されて差形成回路としての比
較回路２４の一方の入力端子に供給されるととも
に、サンプリングホールド回路２２よりのホール
ド出力がそのまま比較回路２４の他方の入力端子
に供給される。したがつて、この比較回路２４に
おいては、第２図に示すように例えば１ビツト期
間τB1における信号レベルと、次の１ビツト期間
τB2のプリチヤージレベルとが比較され、両者の
差の出力が電荷検出信号出力として得られる。す
なわち、この場合、出力バツフアアンプの周波数
特性が悪いためプリチヤージレベルが前のビツト
の信号レベルの影響を受けるとしても１ビツト期
間τB1の信号レベルの影響を受けた次の１ビツト
期間τB2のプリチヤージレベルと、１ビツト期間
τB1の信号レベルとの差を出力として取り出すの
で、出力としては前のビツトの信号の影響を受け
ることがない。しかも、先に提案した発明と同様
の原理で、プリチヤージ時のノイズの影響は良好
に除去できるものである。
第３図はこの発明の他の実施例で、この例は遅
延回路２３の代わりにサンプリングホールド回路
２５を用いて信号遅延動作をなすようにした場合
の例である。
延回路２３の代わりにサンプリングホールド回路
２５を用いて信号遅延動作をなすようにした場合
の例である。
すなわち、サンプリングホールド回路２１の出
力はサンプリングホールド回路２５を介して比較
回路２４に供給され、サンプリングホールド回路
２５にはサンプリングホールド回路２２に供給さ
れるサンプリングパルスSP2が供給されるもので
ある。
力はサンプリングホールド回路２５を介して比較
回路２４に供給され、サンプリングホールド回路
２５にはサンプリングホールド回路２２に供給さ
れるサンプリングパルスSP2が供給されるもので
ある。
この発明は、プリチヤージノイズを除去するた
め、プリチヤージレベル部と信号レベル部との差
を信号出力として得るものであるが、１ビツト期
間内のプリチヤージレベル部と信号レベル部との
差をとるのではなく、あるビツトの信号出力は、
そのビツトの信号レベルとその次のビツトのプリ
チヤージレベル部との差として得るものであるか
ら、CCD撮像装置の出力バツフアアンプの周波
数特性が悪くても各ビツトの信号出力としては前
のビツトの信号の影響を受けないものを得ること
ができる。したがつて、CCDカラー固体撮像装
置において混色が生じたりするおそれがない。
め、プリチヤージレベル部と信号レベル部との差
を信号出力として得るものであるが、１ビツト期
間内のプリチヤージレベル部と信号レベル部との
差をとるのではなく、あるビツトの信号出力は、
そのビツトの信号レベルとその次のビツトのプリ
チヤージレベル部との差として得るものであるか
ら、CCD撮像装置の出力バツフアアンプの周波
数特性が悪くても各ビツトの信号出力としては前
のビツトの信号の影響を受けないものを得ること
ができる。したがつて、CCDカラー固体撮像装
置において混色が生じたりするおそれがない。
第１図はこの発明の一実施例の系統図、第２図
はその説明のための図、第３図はこの発明の他の
実施例の系統図、第４図は従来回路の一例の系統
図、第５図はその説明のための図である。 １はCCDイメージセンサ、８は出力バツフア
アンプとしてのFET、２１，２２はサンプリン
グホールド回路、２４は減算出力を得る比較回路
である。
はその説明のための図、第３図はこの発明の他の
実施例の系統図、第４図は従来回路の一例の系統
図、第５図はその説明のための図である。 １はCCDイメージセンサ、８は出力バツフア
アンプとしてのFET、２１，２２はサンプリン
グホールド回路、２４は減算出力を得る比較回路
である。
Claims (1)
- 【特許請求の範囲】 １ CCD装置とこの出力側に接続される波形整
形回路とを備える電荷検出回路において、 上記CCD装置は、CCD電荷転送素子よりの出
力を１ビツト分毎に、所定の電圧にプリセツトさ
れてなる基準レベル部と、上記所定の電圧から出
力電荷に応じて充電あるいは放電がなされてなる
信号レベル部とを繰り返す電荷検出信号にし、こ
の電荷検出信号をインピーダンス変換用のバツフ
アアンプを介して出力するものであり、 上記波形整形回路は、上記バツフアアンプより
の上記電荷検出信号のあるビツトの信号レベル部
のレベルを検出する信号レベル検出回路と、上記
あるビツトの次のビツトの基準レベル部のレベル
を検出する基準レベル検出回路と、それぞれ検出
された上記信号レベル部のレベルと上記基準レベ
ル部のレベルとの差をとる差形成回路とを有する
ことを特徴とする電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174361A JPS6151699A (ja) | 1984-08-22 | 1984-08-22 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174361A JPS6151699A (ja) | 1984-08-22 | 1984-08-22 | 電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6151699A JPS6151699A (ja) | 1986-03-14 |
| JPH0548663B2 true JPH0548663B2 (ja) | 1993-07-22 |
Family
ID=15977278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174361A Granted JPS6151699A (ja) | 1984-08-22 | 1984-08-22 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151699A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2593854B2 (ja) * | 1986-10-20 | 1997-03-26 | ソニー株式会社 | 電荷転送素子の出力回路 |
-
1984
- 1984-08-22 JP JP59174361A patent/JPS6151699A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6151699A (ja) | 1986-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1165434A (en) | Signal pick-up circuit | |
| JPS6343951B2 (ja) | ||
| US4719512A (en) | Noise cancelling image sensor | |
| EP0395142B1 (en) | Sensor circuit for correlated double signal sampling | |
| JPS6086981A (ja) | 固体撮像装置 | |
| JP3389949B2 (ja) | 固体撮像素子用雑音除去回路 | |
| EP0377959A2 (en) | A method of driving a charge detection circuit | |
| JPH0548663B2 (ja) | ||
| US5467130A (en) | Ground driven delay line correlator | |
| JPS639288A (ja) | 固体撮像素子の駆動方法 | |
| JPH055434B2 (ja) | ||
| JPS6358968A (ja) | 電荷結合素子 | |
| JPH0746844B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| EP0719038B1 (en) | Noise removing circuit using a low pass filter | |
| JPS62108679A (ja) | 撮像装置 | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| JP2522394B2 (ja) | 電荷結合素子の信号処理回路 | |
| JP2522411B2 (ja) | 電荷結合素子の信号処理回路 | |
| JP2767878B2 (ja) | 電荷転送素子の出力回路 | |
| JPH089262A (ja) | Ｃｃｄ信号読出し回路 | |
| JP2798693B2 (ja) | 固体撮像装置 | |
| JPS60145773A (ja) | クランプ回路 | |
| JPS63177667A (ja) | 撮像装置 | |
| JPS6318278A (ja) | 電荷検出回路 | |
| JPH04140985A (ja) | 固体撮像素子の出力電位クランプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |