JPH0550164B2 - - Google Patents
Info
- Publication number
- JPH0550164B2 JPH0550164B2 JP58243477A JP24347783A JPH0550164B2 JP H0550164 B2 JPH0550164 B2 JP H0550164B2 JP 58243477 A JP58243477 A JP 58243477A JP 24347783 A JP24347783 A JP 24347783A JP H0550164 B2 JPH0550164 B2 JP H0550164B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、電源電圧変動の影響の少ない定電流
回路に関し、小型のトランジスタでこれを実現し
ようとするものである。
回路に関し、小型のトランジスタでこれを実現し
ようとするものである。
従来技術と問題点
定電流回路には第１図に示す回路がある。この
図でＱ１〜Ｑ４はトランジスタ、R1，R2は抵抗
であり、Vccは電源電圧、I1は抵抗R1を流れる電
流である。I2はトランジスタＱ４のコレクタ電流
であり、本回路の出力電流でもある。トランジス
タＱ３は他のトランジスタに比べて大きく、エミ
ツタ面積はｎ倍である。既知のようにトランジス
タのベースエミツタ間電圧VBEは、飽和電流をIS、
エミツタ電流をIE、ｋはボルツマン常数、Ｔは絶
対温度、ｑは電荷として VBE＝KT／ｑlnIE／IS ……(1) で表わされる。トランジスタのhFEは充分大きい
とするとベース電流は無視でき、エミツタ電流は
コレクタ電流に等しい。そして第１図の点Ｐの電
位は、電源VccよりトランジスタＱ１とＱ４の
VBEだけ下つた電位、または抵抗R2の電圧降下と
トランジスタＱ３，Ｑ２のVBEだけ下つた電位で
あるから次式が成立する。
図でＱ１〜Ｑ４はトランジスタ、R1，R2は抵抗
であり、Vccは電源電圧、I1は抵抗R1を流れる電
流である。I2はトランジスタＱ４のコレクタ電流
であり、本回路の出力電流でもある。トランジス
タＱ３は他のトランジスタに比べて大きく、エミ
ツタ面積はｎ倍である。既知のようにトランジス
タのベースエミツタ間電圧VBEは、飽和電流をIS、
エミツタ電流をIE、ｋはボルツマン常数、Ｔは絶
対温度、ｑは電荷として VBE＝KT／ｑlnIE／IS ……(1) で表わされる。トランジスタのhFEは充分大きい
とするとベース電流は無視でき、エミツタ電流は
コレクタ電流に等しい。そして第１図の点Ｐの電
位は、電源VccよりトランジスタＱ１とＱ４の
VBEだけ下つた電位、または抵抗R2の電圧降下と
トランジスタＱ３，Ｑ２のVBEだけ下つた電位で
あるから次式が成立する。
R2I2＋KT／ｑlnI2／nIs＋KT／ｑlnI1／Ims
＝KT／ｑlnI2／Is＋KT／ｑlnI1／Is ……(2)
この式の左辺第２項、第３項、右辺第１項、第
２項はトランジスタＱ３，Ｑ２，Ｑ４，Ｑ１の
VBEを示す。この(2)式から(3)式が成立する。
２項はトランジスタＱ３，Ｑ２，Ｑ４，Ｑ１の
VBEを示す。この(2)式から(3)式が成立する。
I2＝１／R2・KT／ｑloｎ ……(3)
この(3)式でR2、ｋ、ｑ、ｎは定数であるから
（R2の温度依存性はこゝでは考えない）電流I2は
これらの定数により定まり、電源電圧Vccには依
存しない。こうして本回路により、電源電圧に依
存しない、そして温度Ｔには比例する定電流源が
提供される。
（R2の温度依存性はこゝでは考えない）電流I2は
これらの定数により定まり、電源電圧Vccには依
存しない。こうして本回路により、電源電圧に依
存しない、そして温度Ｔには比例する定電流源が
提供される。
しかしながら本回路ではトランジスタＱ３は他
のトランジスタよりエミツタがｎ倍の面積を持つ
必要があり、ｎが小さいと出力電流I2が小さくな
つてしまう。出力電流I2を大にするには大面積ト
ランジスタＱ３が必要であるが、これでは集積回
路などに用いる場合集積度が下がつてしまう。前
記(2)式はI2R2＝VBE1−VBE2即ち抵抗R2を２つのト
ランジスタのVBE（これを上記では添字１、２で
示す）の差に規制することを示しており、かゝる
条件が満足されるなら他の手段でも定電流回路を
実現できる。
のトランジスタよりエミツタがｎ倍の面積を持つ
必要があり、ｎが小さいと出力電流I2が小さくな
つてしまう。出力電流I2を大にするには大面積ト
ランジスタＱ３が必要であるが、これでは集積回
路などに用いる場合集積度が下がつてしまう。前
記(2)式はI2R2＝VBE1−VBE2即ち抵抗R2を２つのト
ランジスタのVBE（これを上記では添字１、２で
示す）の差に規制することを示しており、かゝる
条件が満足されるなら他の手段でも定電流回路を
実現できる。
発明の目的
本発明はかゝる点に鑑みてなされたもので、占
有面積が少なくて済む、電源電圧変動の影響が少
ない定電流回路を提供しようとするものである。
有面積が少なくて済む、電源電圧変動の影響が少
ない定電流回路を提供しようとするものである。
発明の構成
本発明は、電源に第１の抵抗R2、第１のトラ
ンジスタＱ３、および第２のトランジスタＱ４を
順次直列に接続しそして他端を出力端としてなる
第１の回路と、電源に第３のトランジスタＱ１、
第４のトランジスタＱ２、及び第２の抵抗R1を
順次直列に接続する第２の回路を備え、第１のト
ランジスタＱ３のベースを第３のトランジスタＱ
１のコレクタに接続し、第３のトランジスタＱ１
のベースを第１のトランジスタＱ３のコレクタに
接続し、第４のトランジスタＱ２のコレクタとベ
ースを第２のトランジスタＱ４のベースに接続す
ることにより前記第１の抵抗R2に生じる電圧降
下が２つのトランジスタＱ１，Ｑ３のベース・エ
ミツタ間電圧の差に等しくなるように制御する第
２の回路とで構成される定電流回路において、前
記第２の回路の第３のトランジスタＱ１をマルチ
コレクタ型としてコレクタ電流比が１：ｎ（ここ
でｎ＞１）になるようにし、ｎ倍側のコレクタは
前記第２の抵抗R1へ、１倍側のコレクタは前記
第４のトランジスタＱ２へ接続したことを特徴と
するが（参照符号は第２図に対応する）、次に実
施例を参照しながらこれを説明する。
ンジスタＱ３、および第２のトランジスタＱ４を
順次直列に接続しそして他端を出力端としてなる
第１の回路と、電源に第３のトランジスタＱ１、
第４のトランジスタＱ２、及び第２の抵抗R1を
順次直列に接続する第２の回路を備え、第１のト
ランジスタＱ３のベースを第３のトランジスタＱ
１のコレクタに接続し、第３のトランジスタＱ１
のベースを第１のトランジスタＱ３のコレクタに
接続し、第４のトランジスタＱ２のコレクタとベ
ースを第２のトランジスタＱ４のベースに接続す
ることにより前記第１の抵抗R2に生じる電圧降
下が２つのトランジスタＱ１，Ｑ３のベース・エ
ミツタ間電圧の差に等しくなるように制御する第
２の回路とで構成される定電流回路において、前
記第２の回路の第３のトランジスタＱ１をマルチ
コレクタ型としてコレクタ電流比が１：ｎ（ここ
でｎ＞１）になるようにし、ｎ倍側のコレクタは
前記第２の抵抗R1へ、１倍側のコレクタは前記
第４のトランジスタＱ２へ接続したことを特徴と
するが（参照符号は第２図に対応する）、次に実
施例を参照しながらこれを説明する。
発明の実施例
第２図は本発明の実施例を示し、第１図と同様
にＱ１〜Ｑ４はトランジスタ、R1，R2は抵抗で
ある。本発明ではトランジスタＱ３は他のトラン
ジスタと同じ大きさとし、代つてトランジスタＱ
１をマルチコレクタ型（コレクタを２つ有する）
としてその面積を１：ｎに選ぶ。この回路では、
やはり点ＰとVcc間の電圧はR2、Ｑ３のベース・
エミツタ、Ｑ２のベースエミツタの経路でも、ま
たＱ１のベース・エミツタ、Ｑ４のベース・エミ
ツタの経路でも等しいので下式が成立する。
にＱ１〜Ｑ４はトランジスタ、R1，R2は抵抗で
ある。本発明ではトランジスタＱ３は他のトラン
ジスタと同じ大きさとし、代つてトランジスタＱ
１をマルチコレクタ型（コレクタを２つ有する）
としてその面積を１：ｎに選ぶ。この回路では、
やはり点ＰとVcc間の電圧はR2、Ｑ３のベース・
エミツタ、Ｑ２のベースエミツタの経路でも、ま
たＱ１のベース・エミツタ、Ｑ４のベース・エミ
ツタの経路でも等しいので下式が成立する。
R2I2＋kT／ｑlnI2／Is＋kT／ｑlnI1／Is
＝kT／ｑln（１＋ｎ）I1／Is＋kT／ｑlnI2／Is……(4
) この式の左辺第２項、第３項、右辺第１項、第
２項はトランジスタＱ３，Ｑ２，Ｑ１，Ｑ４の
VBEを示す。この(4)式から下式が成立する。
) この式の左辺第２項、第３項、右辺第１項、第
２項はトランジスタＱ３，Ｑ２，Ｑ１，Ｑ４の
VBEを示す。この(4)式から下式が成立する。
I2＝１／R2・kT／ｑln（１＋ｎ） ……(5)
この(5)式から明らかなように第２図の回路も、
電源電圧Vccの影響を受けない定電流I2を出力す
ることができる。しかもトランジスタＱ１は２コ
レクタ型で、その比が１：ｎであればよく、大型
であることを必要としない。従つて集積度を向上
できる。
電源電圧Vccの影響を受けない定電流I2を出力す
ることができる。しかもトランジスタＱ１は２コ
レクタ型で、その比が１：ｎであればよく、大型
であることを必要としない。従つて集積度を向上
できる。
トランジスタＱ１〜Ｑ４はpnp型であるが、こ
の型のトランジスタはラテラル形式で作られるの
が普通である。第３図ａ，ｂにその概略平面図お
よび断面を示し、Ｅはエミツタ領域、Ｃは環状の
コレクタ領域である。これらはエピタキシヤル成
長層EPの表面部に形成される。エピ層EPはアイ
ソレーシヨン領域ISで区画され、この区画内がベ
ース領域となる。Ｂはベースコンタクト領域であ
る。各部のサイズには必要な値があるので、第１
図のトランジスタＱ３のようにｎ倍（エミツタ領
域がｎ倍）のサイズが必要であると第４図の如く
なり、エミツタ領域の増大に伴なつてベース、コ
レクタ各部も増大し、トランジスタ全体の大きさ
が大になつてしまう。第４図はｎ＝４の例を示
す。第５図は本発明のトランジスタＱ１を示し、
この場合はコレクタ領域を１：ｎに区切ればよ
い。従つてトランジスタ全体の寸法に対しては全
く、又は殆んど影響しない。
の型のトランジスタはラテラル形式で作られるの
が普通である。第３図ａ，ｂにその概略平面図お
よび断面を示し、Ｅはエミツタ領域、Ｃは環状の
コレクタ領域である。これらはエピタキシヤル成
長層EPの表面部に形成される。エピ層EPはアイ
ソレーシヨン領域ISで区画され、この区画内がベ
ース領域となる。Ｂはベースコンタクト領域であ
る。各部のサイズには必要な値があるので、第１
図のトランジスタＱ３のようにｎ倍（エミツタ領
域がｎ倍）のサイズが必要であると第４図の如く
なり、エミツタ領域の増大に伴なつてベース、コ
レクタ各部も増大し、トランジスタ全体の大きさ
が大になつてしまう。第４図はｎ＝４の例を示
す。第５図は本発明のトランジスタＱ１を示し、
この場合はコレクタ領域を１：ｎに区切ればよ
い。従つてトランジスタ全体の寸法に対しては全
く、又は殆んど影響しない。
なお第２図では抵抗R1に流れる電流は（１＋
ｎ）I1としたので第１図の抵抗R1に流れる電流よ
り大きい印象を与えるが、これは表記上の問題
で、勿論そのようなことはない。即ち出力電流は
トランジスタＱ３，Ｑ４を流れる電流I2であり、
トランジスタＱ１，Ｑ２は抵抗R1は、トランジ
スタＱ３，Ｑ４のベース電流を扱うだけであるか
ら第１図と変らない。第２図ではトランジスタＱ
１の大面積コレクタ側に流れる電流をI1、小面積
コレクタ側に流れる電流をI1／ｎと表現してもよ
く、このとき抵抗R1に流れる電流は（１＋１／ｎ） I1となり、第１図と余り変らないことが式の上か
らも印象ずけられよう。
ｎ）I1としたので第１図の抵抗R1に流れる電流よ
り大きい印象を与えるが、これは表記上の問題
で、勿論そのようなことはない。即ち出力電流は
トランジスタＱ３，Ｑ４を流れる電流I2であり、
トランジスタＱ１，Ｑ２は抵抗R1は、トランジ
スタＱ３，Ｑ４のベース電流を扱うだけであるか
ら第１図と変らない。第２図ではトランジスタＱ
１の大面積コレクタ側に流れる電流をI1、小面積
コレクタ側に流れる電流をI1／ｎと表現してもよ
く、このとき抵抗R1に流れる電流は（１＋１／ｎ） I1となり、第１図と余り変らないことが式の上か
らも印象ずけられよう。
前記(3)式、(5)式から明らかなように、そして前
述したように、出力電流I2を大にするにはｎを大
にする必要があり、第３図、第４図から明らかな
ようにｎが大なる程本発明はトランジスタの小面
積比に有効である。
述したように、出力電流I2を大にするにはｎを大
にする必要があり、第３図、第４図から明らかな
ようにｎが大なる程本発明はトランジスタの小面
積比に有効である。
発明の効果
以上説明したように本発明によれば電源電圧の
影響を受けず、そして温度で変わる定電流回路
を、小面積トランジスタで構成できるという利点
が得られる。
影響を受けず、そして温度で変わる定電流回路
を、小面積トランジスタで構成できるという利点
が得られる。
第１図は従来例を示す回路図、第２図は本発明
の実施例を示す回路図、第３図〜第５図はトラン
ジスタの所要サイズを対比説明する図である。 図面でVccは電源電圧、R2は第１の抵抗、Ｑ
３，Ｑ４は第１、第２のトランジスタ、Ｑ１，Ｑ
２は第３、第４のトランジスタ、R1は第２の抵
抗である。
の実施例を示す回路図、第３図〜第５図はトラン
ジスタの所要サイズを対比説明する図である。 図面でVccは電源電圧、R2は第１の抵抗、Ｑ
３，Ｑ４は第１、第２のトランジスタ、Ｑ１，Ｑ
２は第３、第４のトランジスタ、R1は第２の抵
抗である。
Claims (1)
- 【特許請求の範囲】 １ 電源に第１の抵抗、第１のトランジスタ、及
び第２のトランジスタを順次直列に接続しそして
他端を出力端としてなる第１の回路と、電源に第
３のトランジスタ、第４のトランジスタ、及び第
２の抵抗を順次直列に接続する第２の回路を備
え、第１のトランジスタのベースを第３のトラン
ジスタのコレクタに接続し、第３のトランジスタ
のベースを第１のトランジスタのコレクタに接続
し、第４のトランジスタのコレクタとベースを第
２のトランジスタのベースにに接続することによ
り前記第１の抵抗に生じる電圧降下が２つのトラ
ンジスタのベース・エミツタ間電圧の差に等しく
なるように制御する第２の回路とで構成される定
電流回路において、 前記第２の回路の第３のトランジスタをマルチ
コレクタ型としてコレクタ電流比が１：ｎ（ここ
でｎ＞１）になるようにし、ｎ倍側のコレクタは
前記第２の抵抗へ、１倍側のコレクタは前記第４
のトランジスタへ接続したことを特徴とする定電
流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243477A JPS60134612A (ja) | 1983-12-23 | 1983-12-23 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243477A JPS60134612A (ja) | 1983-12-23 | 1983-12-23 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134612A JPS60134612A (ja) | 1985-07-17 |
| JPH0550164B2 true JPH0550164B2 (ja) | 1993-07-28 |
Family
ID=17104466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243477A Granted JPS60134612A (ja) | 1983-12-23 | 1983-12-23 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134612A (ja) |
-
1983
- 1983-12-23 JP JP58243477A patent/JPS60134612A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60134612A (ja) | 1985-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123802B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JP2845654B2 (ja) | 電流検出回路 | |
| JPH0550164B2 (ja) | ||
| JPH04290B2 (ja) | ||
| JPS647684B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPH0418459B2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH0518288B2 (ja) | ||
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPH0316646B2 (ja) | ||
| JPH0435775Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH036020Y2 (ja) | ||
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPS6218974Y2 (ja) | ||
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPH05297966A (ja) | 定電流源回路 | |
| JP2705301B2 (ja) | 定電流回路 |