JPH0550760B2 - - Google Patents
Info
- Publication number
- JPH0550760B2 JPH0550760B2 JP59223055A JP22305584A JPH0550760B2 JP H0550760 B2 JPH0550760 B2 JP H0550760B2 JP 59223055 A JP59223055 A JP 59223055A JP 22305584 A JP22305584 A JP 22305584A JP H0550760 B2 JPH0550760 B2 JP H0550760B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- audio signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Selective Calling Equipment (AREA)
- Electrophonic Musical Instruments (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は音声信号検出回路、特に音声処理装置
の入力装置等に用いられる音声信号入力の有無を
判定する回路であつて周囲の雑音に反応しないよ
うにした音声信号検出回路に関するものである。
の入力装置等に用いられる音声信号入力の有無を
判定する回路であつて周囲の雑音に反応しないよ
うにした音声信号検出回路に関するものである。
（従来の技術）
音声信号入力の有無を検知して自動的に作動す
る、あるいはデータ削減に役立てる回路をそなえ
た音声処理システムの入力装置が用いられるよう
になつてきている。また上記入力装置において連
続して振幅の変化するアナログ信号を離散的デイ
ジタル信号に変換して出力するＡ／Ｄ変換器が多
く用いられている。
る、あるいはデータ削減に役立てる回路をそなえ
た音声処理システムの入力装置が用いられるよう
になつてきている。また上記入力装置において連
続して振幅の変化するアナログ信号を離散的デイ
ジタル信号に変換して出力するＡ／Ｄ変換器が多
く用いられている。
第２図は従来の音声信号検出回路の例を示す。
第３図は第２図に図示した回路の動作説明図であ
る。
第３図は第２図に図示した回路の動作説明図であ
る。
音声入力はマイク１によつて電気信号に変換さ
れ、この信号はアナログ増幅器２、ローパスフイ
ルタ３（以下L.P.F.と称する）を介してｎビツト
のＡ／Ｄ変換器４に入力される。入力された信号
はｎビツトＡ／Ｄ変換器４においてはアナログ・
デイジタル変換がなされｎビツトのデイジタル信
号が出力される。このｎビツトのデイジタル信号
は（主装置にて処理に供される他）比較器５に入
力される。比較器５にはあらかじめ比較レベルが
デイジタル値で設定してあり、上記ｎビツトデイ
ジタル信号がこの比較レベルを越えると“１”レ
ベルが出力され、検出器６に供給される。検出器
６はRSフリツプフロツプとｍビツトのカウンタ
から構成されており、比較器５の“１”レベル出
力でRSフリツプフロツプがセツトされ音声検出
出力が“１”となるとともにｍビツトカウンタは
リセツトされる。比較器５が“０”レベル出力に
なるとｍビツトカウンタはリセツトが解除されカ
ウントが開始されクロツク周波数とビツト数で決
定された時間後にカウンタ出力が出され前記RS
フリツプフロツプはリセツトされ音声検出出力は
“０”になる。上記クロツク周波数とカウンタの
ビツト数ｍは音声が入力されている間は音声検出
出力が“０”とならない程度にRSフリツプフロ
ツプのリセツト信号が遅れるように設定される。
音声検出信号は“０”のときは「音声入力なし」、
“１”のときは「音声入力有り」を示している。
第３図に図示のごとく音声入力Ａに対し、音声検
出信号は第３図に図示したＣのようになる。その
ときの比較器５の出力は第３図に図示したのＢの
ようになる。
れ、この信号はアナログ増幅器２、ローパスフイ
ルタ３（以下L.P.F.と称する）を介してｎビツト
のＡ／Ｄ変換器４に入力される。入力された信号
はｎビツトＡ／Ｄ変換器４においてはアナログ・
デイジタル変換がなされｎビツトのデイジタル信
号が出力される。このｎビツトのデイジタル信号
は（主装置にて処理に供される他）比較器５に入
力される。比較器５にはあらかじめ比較レベルが
デイジタル値で設定してあり、上記ｎビツトデイ
ジタル信号がこの比較レベルを越えると“１”レ
ベルが出力され、検出器６に供給される。検出器
６はRSフリツプフロツプとｍビツトのカウンタ
から構成されており、比較器５の“１”レベル出
力でRSフリツプフロツプがセツトされ音声検出
出力が“１”となるとともにｍビツトカウンタは
リセツトされる。比較器５が“０”レベル出力に
なるとｍビツトカウンタはリセツトが解除されカ
ウントが開始されクロツク周波数とビツト数で決
定された時間後にカウンタ出力が出され前記RS
フリツプフロツプはリセツトされ音声検出出力は
“０”になる。上記クロツク周波数とカウンタの
ビツト数ｍは音声が入力されている間は音声検出
出力が“０”とならない程度にRSフリツプフロ
ツプのリセツト信号が遅れるように設定される。
音声検出信号は“０”のときは「音声入力なし」、
“１”のときは「音声入力有り」を示している。
第３図に図示のごとく音声入力Ａに対し、音声検
出信号は第３図に図示したＣのようになる。その
ときの比較器５の出力は第３図に図示したのＢの
ようになる。
（発明が解決しようとする問題点）
上記従来の音声検出回路では比較器５にあらか
じめ比較レベルを設定するのだが、この比較レベ
ルが小さいと雑音により誤動作しやすく、また比
較レベルが大きいと音声信号の検出能力が低下す
るという問題があつた。
じめ比較レベルを設定するのだが、この比較レベ
ルが小さいと雑音により誤動作しやすく、また比
較レベルが大きいと音声信号の検出能力が低下す
るという問題があつた。
また第２図に図示したL.P.F３の波形中央を
Ａ／Ｄ変換器４のダイナミツクレンジの中央に通
常設定しているが、これがずれるとそのオフセツ
ト分だけ上記設定の比較レベルに誤差が生じるた
め厳密なオフセツト調整が必要になるという欠点
があつた。
Ａ／Ｄ変換器４のダイナミツクレンジの中央に通
常設定しているが、これがずれるとそのオフセツ
ト分だけ上記設定の比較レベルに誤差が生じるた
め厳密なオフセツト調整が必要になるという欠点
があつた。
また入力信号に第３図に図示したＤのようなイ
ンパルス雑音が入力された場合第３図に図示した
Ｅの如く比較器出力が出力されそれに伴ない第３
図に図示したＦの如く音声信号がインパルス雑音
に反応して出力されてしまう欠点もあつた。
ンパルス雑音が入力された場合第３図に図示した
Ｅの如く比較器出力が出力されそれに伴ない第３
図に図示したＦの如く音声信号がインパルス雑音
に反応して出力されてしまう欠点もあつた。
また第３図に図示したＧのような、商用電源周
波数などの長期間の雑音が入力された場合にも反
応し比較器出力、及び音声検出出力はそれぞれ第
２図に図示したＨ，Ｉのようになり誤動作してし
まうという欠点もあつた。
波数などの長期間の雑音が入力された場合にも反
応し比較器出力、及び音声検出出力はそれぞれ第
２図に図示したＨ，Ｉのようになり誤動作してし
まうという欠点もあつた。
本発明は上記欠点の解決を図り、Ｓ／Ｎ比があ
まり大きくとれない環境下で音声信号検出を可能
にすることを目的としている。
まり大きくとれない環境下で音声信号検出を可能
にすることを目的としている。
（問題点を解決するための手段）
そのため本発明の音声信号検出回路は、入力さ
れたアナログ音声信号をデイジタル音声信号に変
換するＡ／Ｄ変換手段と、前記デイジタル音声信
号を所定の標本化周期分遅延して出力する遅延手
段と、前記遅延手段から出力されるデイジタル音
声信号と、前記Ａ／Ｄ変換手段から出力されるデ
イジタル音声信号とを減算処理し、差分を出力す
る減算手段と、前記差分の絶対値を演算し、音声
情報として出力する絶対値演算手段と、前記絶対
値演算手段の出力を所定の比較レベルと比較し、
比較結果に応じて、第１の信号レベルと第２の信
号レベルとを選択的に出力する比較手段と、前記
比較手段の出力に応じて、第１の信号レベルのと
きにアツプカウントし、第２の信号レベルのとき
にダウンカウントしてカウント値を更新し、この
更新したカウント値を出力する積分手段と、前記
カウント値に対して、所定のカウント値を越えて
いるときには音声検出信号を出力する検出手段と
を備えたことを特徴としている。
れたアナログ音声信号をデイジタル音声信号に変
換するＡ／Ｄ変換手段と、前記デイジタル音声信
号を所定の標本化周期分遅延して出力する遅延手
段と、前記遅延手段から出力されるデイジタル音
声信号と、前記Ａ／Ｄ変換手段から出力されるデ
イジタル音声信号とを減算処理し、差分を出力す
る減算手段と、前記差分の絶対値を演算し、音声
情報として出力する絶対値演算手段と、前記絶対
値演算手段の出力を所定の比較レベルと比較し、
比較結果に応じて、第１の信号レベルと第２の信
号レベルとを選択的に出力する比較手段と、前記
比較手段の出力に応じて、第１の信号レベルのと
きにアツプカウントし、第２の信号レベルのとき
にダウンカウントしてカウント値を更新し、この
更新したカウント値を出力する積分手段と、前記
カウント値に対して、所定のカウント値を越えて
いるときには音声検出信号を出力する検出手段と
を備えたことを特徴としている。
（作用）
かかる構成の音声信号検出回路により、音声信
号と雑音の弁別性に秀れ、且つインパルス性雑音
及び長周期雑音に反応しない音声信号の検出を行
うことができる。
号と雑音の弁別性に秀れ、且つインパルス性雑音
及び長周期雑音に反応しない音声信号の検出を行
うことができる。
（実施例）
第１図は本発明の一実施例、第４図、第５図お
よび第６図は入力信号と出力信号の説明図であ
る。第１図において７はマイク、８はアナログ増
幅器（AMP）、９はL.P.F.、１０はｎビツトＡ／
Ｄ変換器、１１は遅延器、１２は減算器、１３は
絶対値に変換する回路、１４は比較器、１５は積
分器、１６は検出器を表わす。
よび第６図は入力信号と出力信号の説明図であ
る。第１図において７はマイク、８はアナログ増
幅器（AMP）、９はL.P.F.、１０はｎビツトＡ／
Ｄ変換器、１１は遅延器、１２は減算器、１３は
絶対値に変換する回路、１４は比較器、１５は積
分器、１６は検出器を表わす。
音声入力はマイク７により電気信号に変換さ
れ、アナログ増幅器８に入力される。アナログ増
幅器８の出力はL.P.F.９により高域周波数成分を
除去されたのち、ｎビツトＡ／Ｄ変換器１０に入
力され、ｎビツトのデイジタル信号に変換され
る。ｎビツトのデイジタル信号がｌ番目の標本化
によつて得られたものであるときそのｎビツトの
デイジタル符号をPCMlと表現すると、PCMlの
入力された一標本化周期分遅延する遅延器１１の
出力はPCMl-1となる。このPCMlとPCMl-1を減
算器１２に入力するとその差分dlが、dl＝（PCMl
−PCMl-1）として出力される。dlは正、負両方
の値をとるが絶対値回路１３を介して絶対値化し
｜dl｜として出力される。｜dl｜は入力波形の変化
量の大きさを表わす量である。この｜dl｜を比較
器１４に入力する。比較器１４にはもう一方の比
較レベルがあらかじめ設定してあり｜dl｜がこの
比較レベルより大きいときに“１”レベルを、比
較レベル以下のときには“０”レベルを出力す
る。この比較器１４の出力は積分器１５に入力さ
れる。積分器１５はアツプダウンカウンタ（以下
Ｕ／Ｄカウンタと称する）と２つの３入力AND
回路、１つの２入力OR回路と上記Ｕ／Ｄカウン
タのカウント内容が０であることを検出する検出
器、例えば30であることを検出する検出器とから
成る。この場合上記Ｕ／Ｄカウンタは０ないし30
の間でアツプあるいはダウンカウントを行なうが
この範囲は、マイク７がおかれるＳ／Ｎ比の環境
により調整するとよい。本実施例では０ない30の
場合で説明を続ける。
れ、アナログ増幅器８に入力される。アナログ増
幅器８の出力はL.P.F.９により高域周波数成分を
除去されたのち、ｎビツトＡ／Ｄ変換器１０に入
力され、ｎビツトのデイジタル信号に変換され
る。ｎビツトのデイジタル信号がｌ番目の標本化
によつて得られたものであるときそのｎビツトの
デイジタル符号をPCMlと表現すると、PCMlの
入力された一標本化周期分遅延する遅延器１１の
出力はPCMl-1となる。このPCMlとPCMl-1を減
算器１２に入力するとその差分dlが、dl＝（PCMl
−PCMl-1）として出力される。dlは正、負両方
の値をとるが絶対値回路１３を介して絶対値化し
｜dl｜として出力される。｜dl｜は入力波形の変化
量の大きさを表わす量である。この｜dl｜を比較
器１４に入力する。比較器１４にはもう一方の比
較レベルがあらかじめ設定してあり｜dl｜がこの
比較レベルより大きいときに“１”レベルを、比
較レベル以下のときには“０”レベルを出力す
る。この比較器１４の出力は積分器１５に入力さ
れる。積分器１５はアツプダウンカウンタ（以下
Ｕ／Ｄカウンタと称する）と２つの３入力AND
回路、１つの２入力OR回路と上記Ｕ／Ｄカウン
タのカウント内容が０であることを検出する検出
器、例えば30であることを検出する検出器とから
成る。この場合上記Ｕ／Ｄカウンタは０ないし30
の間でアツプあるいはダウンカウントを行なうが
この範囲は、マイク７がおかれるＳ／Ｎ比の環境
により調整するとよい。本実施例では０ない30の
場合で説明を続ける。
上記比較器１４の出力はＵ／ＤカウンタのＵ／
Ｄ選択端子に入力されると同時に、一方の３入力
AND回路に入力される。この３入力AND回路の
残りの２つの入力は、上記Ｕ／Ｄカウンタのカウ
ント内容が30となつたとき“１”を出力する30検
出器出力の逆相信号と、一標本化サイクル内に２
クロツクを出力する信号とであつて、この３入力
AND回路の出力は２入力ORD回路の一方の入力
端子に入力される。
Ｄ選択端子に入力されると同時に、一方の３入力
AND回路に入力される。この３入力AND回路の
残りの２つの入力は、上記Ｕ／Ｄカウンタのカウ
ント内容が30となつたとき“１”を出力する30検
出器出力の逆相信号と、一標本化サイクル内に２
クロツクを出力する信号とであつて、この３入力
AND回路の出力は２入力ORD回路の一方の入力
端子に入力される。
２入力OR回路の出力は上記Ｕ／Ｄカウンタの
クロツク入力となつている。
クロツク入力となつている。
この構成により、上記Ｕ／Ｄカウンタは比較器
出力が“１”レベルで、かつ30検出回路の出力が
“０”レベルのとき、すなわち上記Ｕ／Ｄカウン
タのカウント内容が30でないときカウントがアツ
プカウントモードで２だけカウントされる。カウ
ントの途中でカウントの内容が30になると上記一
方の３入力AND回路からはクロツクが出力され
ず、カウントアツプしない。
出力が“１”レベルで、かつ30検出回路の出力が
“０”レベルのとき、すなわち上記Ｕ／Ｄカウン
タのカウント内容が30でないときカウントがアツ
プカウントモードで２だけカウントされる。カウ
ントの途中でカウントの内容が30になると上記一
方の３入力AND回路からはクロツクが出力され
ず、カウントアツプしない。
比較器出力が“０”のときには上記Ｕ／Ｄカウ
ンタのカウントモードがダウンに設定される。ま
た上記比較器出力の逆相が、他方の３入力AND
回路の一入力端子に接続され、該３入力AND回
路の残り２つの入力信号は、上記Ｕ／Ｄカウンタ
のカウント内容が０となつたときに“１”を出力
する０検出器出力の逆相信号と、一標本化サイク
ル内に１クロツクを出力するクロツク信号とであ
つて、該３入力AND回路の出力は上記２入力OR
回路の他方の入力端子に入力される。該２入力
OR回路の出力が上記Ｕ／Ｄカウンタのクロツク
入力端子に接続されていることは前述したとうり
である。この構成により、上記Ｕ／Ｄカウンタは
比較器出力が“０”レベルで、かつ“０”検出回
路の出力が“０”レベルのとき、すなわち上記
Ｕ／Ｄカウンタのカウント内容が０でないときカ
ウントがダウンモードで１だけカウントされ、カ
ウント内容が０のときは上記他方の３入力AND
回路からはクロツクが出力されずカウントダウン
しない。
ンタのカウントモードがダウンに設定される。ま
た上記比較器出力の逆相が、他方の３入力AND
回路の一入力端子に接続され、該３入力AND回
路の残り２つの入力信号は、上記Ｕ／Ｄカウンタ
のカウント内容が０となつたときに“１”を出力
する０検出器出力の逆相信号と、一標本化サイク
ル内に１クロツクを出力するクロツク信号とであ
つて、該３入力AND回路の出力は上記２入力OR
回路の他方の入力端子に入力される。該２入力
OR回路の出力が上記Ｕ／Ｄカウンタのクロツク
入力端子に接続されていることは前述したとうり
である。この構成により、上記Ｕ／Ｄカウンタは
比較器出力が“０”レベルで、かつ“０”検出回
路の出力が“０”レベルのとき、すなわち上記
Ｕ／Ｄカウンタのカウント内容が０でないときカ
ウントがダウンモードで１だけカウントされ、カ
ウント内容が０のときは上記他方の３入力AND
回路からはクロツクが出力されずカウントダウン
しない。
さて音声信号の有無の判定は検出器１６で行な
われる。検出器１６はふたつの２入力NOR回路
で構成されたRSフリツプフロツプとふたつの、
上記Ｕ／Ｄカウンタの、カウント内容検出回路と
から成る。Ｕ／Ｄカウンタ出力は上記ふたつの検
出回路に入力されていて、検出回路はそれぞれ異
なつた検出レベルをもつている。本実施例では上
記RSフリツプフロツプのリセツト側に出力を入
力する検出回路は１０を検出する検出回路であ
り、セツト側に出力を入力する検出回路は２０を
検出する検出回路である。このようにセツト側の
検出値をリセツト側の検出値よりも少し大きく設
定することで上記Ｕ／Ｄカウントによる音声信号
の有無の検出にヒステリシスを持たせることがで
き、検出器の感度が過敏となることをふせぐこと
ができる。
われる。検出器１６はふたつの２入力NOR回路
で構成されたRSフリツプフロツプとふたつの、
上記Ｕ／Ｄカウンタの、カウント内容検出回路と
から成る。Ｕ／Ｄカウンタ出力は上記ふたつの検
出回路に入力されていて、検出回路はそれぞれ異
なつた検出レベルをもつている。本実施例では上
記RSフリツプフロツプのリセツト側に出力を入
力する検出回路は１０を検出する検出回路であ
り、セツト側に出力を入力する検出回路は２０を
検出する検出回路である。このようにセツト側の
検出値をリセツト側の検出値よりも少し大きく設
定することで上記Ｕ／Ｄカウントによる音声信号
の有無の検出にヒステリシスを持たせることがで
き、検出器の感度が過敏となることをふせぐこと
ができる。
第４図は音声信号が入力されたときの動作を示
した図である。
した図である。
音声入力Ｊに対しｎビツトＡ／Ｄ変換器１０の
出力はＫのようになる。ｎビツトのＡ／Ｄ変換器
１０の出力は一標本化でｎ個の２値信号を出力す
るｎビツトのデイジタル信号出力であるが、表現
の簡便さのためにｎビツトＤ／Ａ変換器に介して
出力した波形として表現した。このＫの階段状波
形の段差の絶対値が前記｜dl｜に相当している。
この｜dl｜が比較器１４において比較レベルより
大きくなると比較器１４の出力は“１”レベルと
なりＬで示した出力となる。Ｌの比較出力を受け
て積分器１５が動作するが、積分器１５の構成要
素であるＵ／Ｄカウンタのカウント内容がＭで示
した波形である。この場合波形の底レベルは０を
示し、30までカウントしている。
出力はＫのようになる。ｎビツトのＡ／Ｄ変換器
１０の出力は一標本化でｎ個の２値信号を出力す
るｎビツトのデイジタル信号出力であるが、表現
の簡便さのためにｎビツトＤ／Ａ変換器に介して
出力した波形として表現した。このＫの階段状波
形の段差の絶対値が前記｜dl｜に相当している。
この｜dl｜が比較器１４において比較レベルより
大きくなると比較器１４の出力は“１”レベルと
なりＬで示した出力となる。Ｌの比較出力を受け
て積分器１５が動作するが、積分器１５の構成要
素であるＵ／Ｄカウンタのカウント内容がＭで示
した波形である。この場合波形の底レベルは０を
示し、30までカウントしている。
検出器１６の２つの検出回路、この例では20検
出回路、10検出回路の出力はそれぞれＮ、Ｏに示
した波形となる。
出回路、10検出回路の出力はそれぞれＮ、Ｏに示
した波形となる。
その結果検出１６の出力はＰのようになり音声
信号検出出力として出力される。
信号検出出力として出力される。
第５図にインパルス雑音が入力された際の本実
施例の回路の動作を示した。
施例の回路の動作を示した。
図中Ｑがインパルス雑音入力、そのときｎビツ
トデイジタル信号出力はＲのようになる。比較器
１４の出力はＳのようになり積分器１５のＵ／Ｄ
カウンタのカウント内容はＴのようになる。Ｔで
明らかなようにカウント内容は20を越えず音声検
出出力は“０”を保持したままで、インパルス雑
音に反応しないことがわかる。
トデイジタル信号出力はＲのようになる。比較器
１４の出力はＳのようになり積分器１５のＵ／Ｄ
カウンタのカウント内容はＴのようになる。Ｔで
明らかなようにカウント内容は20を越えず音声検
出出力は“０”を保持したままで、インパルス雑
音に反応しないことがわかる。
第６図は長周期雑音Ｕが本実施例の回路に入力
されたときの動作説明図である。
されたときの動作説明図である。
Ｖはその際のｎビツトデイジタル出力を示した
もので｜dl｜が非常に小さくなつている。そのた
め比較器１４の比較レベルを越えず、比較出力Ｗ
は“０”レベルままである。従つてＵ／Ｄカウン
タは０を保持し、音声検出出力は“０”、すなわ
ち無音出力を保持する。かくして本発明の実施例
第１図に図示した回路が長周期雑音に対しても反
応しないことがわかる。また第１図に図示した回
路から明らかなように比較器１４の入力に差分出
力の絶対値｜dl｜を用いていることから、アナロ
グ増幅器（AMP）８、L.P.F.９とｎビツトＡ／
Ｄ変換器１０のアナログ系、デイジタル系の間に
オフセツト誤差があつてもdlの演算でオフセツト
分は除去されて、安定な音声信号を検出のできる
ことがわかる。
もので｜dl｜が非常に小さくなつている。そのた
め比較器１４の比較レベルを越えず、比較出力Ｗ
は“０”レベルままである。従つてＵ／Ｄカウン
タは０を保持し、音声検出出力は“０”、すなわ
ち無音出力を保持する。かくして本発明の実施例
第１図に図示した回路が長周期雑音に対しても反
応しないことがわかる。また第１図に図示した回
路から明らかなように比較器１４の入力に差分出
力の絶対値｜dl｜を用いていることから、アナロ
グ増幅器（AMP）８、L.P.F.９とｎビツトＡ／
Ｄ変換器１０のアナログ系、デイジタル系の間に
オフセツト誤差があつてもdlの演算でオフセツト
分は除去されて、安定な音声信号を検出のできる
ことがわかる。
また本実施例の回路において積分器１５の出力
を介して音声信号を検出しているため実際の音声
信号入力より音声検出信号が位相遅れを生じる。
このとき積分器１５に使用しているＵ／Ｄカウン
タのカウント方法がアツプのとき２カウント、ダ
ウンのとき１カウントと差をもつているため音声
信号か開始するときの位相遅れが音声信号が終了
するときの位相遅れよりも小さくなる。従つてｎ
ビツトデイジタル信号出力をこの間に位相遅れを
もたせるような遅延器に入力しその出力を音声信
号のデイジタル出力として使用すれば、結果とし
て入力音声信号を安定して包含する音声検出信号
が得られる。
を介して音声信号を検出しているため実際の音声
信号入力より音声検出信号が位相遅れを生じる。
このとき積分器１５に使用しているＵ／Ｄカウン
タのカウント方法がアツプのとき２カウント、ダ
ウンのとき１カウントと差をもつているため音声
信号か開始するときの位相遅れが音声信号が終了
するときの位相遅れよりも小さくなる。従つてｎ
ビツトデイジタル信号出力をこの間に位相遅れを
もたせるような遅延器に入力しその出力を音声信
号のデイジタル出力として使用すれば、結果とし
て入力音声信号を安定して包含する音声検出信号
が得られる。
（発明の効果）
以上詳細に説明したように、本発明に係る音声
信号検出回路によれば、音声信号と雑音の弁別性
に秀れ、且つインパルス性雑音及び長周期雑音に
反応しない音声信号の検出を行うことができる。
従つて、前述の従来技術の諸欠点を改善すること
ができる。
信号検出回路によれば、音声信号と雑音の弁別性
に秀れ、且つインパルス性雑音及び長周期雑音に
反応しない音声信号の検出を行うことができる。
従つて、前述の従来技術の諸欠点を改善すること
ができる。
第１図は本発明の一実施例の音声信号検出回路
の回路図、第２図は従来の音声信号検出回路の回
路図、第３図は従来の音声信号検出回路の動作説
明図、第４図、第５図及び第６図は本発明の音声
信号検出回路の動作説明図である。 １，７……マイク、２，８……アナログ増幅
器、３，９……L.P.F、４，１０……ｎビツト
Ａ／Ｄ変換器、５，１４……比較器、６，１６…
…検出器、１１……遅延器、１２……減算器、１
３……絶対値回路、１５……積分器。
の回路図、第２図は従来の音声信号検出回路の回
路図、第３図は従来の音声信号検出回路の動作説
明図、第４図、第５図及び第６図は本発明の音声
信号検出回路の動作説明図である。 １，７……マイク、２，８……アナログ増幅
器、３，９……L.P.F、４，１０……ｎビツト
Ａ／Ｄ変換器、５，１４……比較器、６，１６…
…検出器、１１……遅延器、１２……減算器、１
３……絶対値回路、１５……積分器。
Claims (1)
- 【特許請求の範囲】 １ 入力されたアナログ音声信号をデイジタル音
声信号に変換するＡ／Ｄ変換手段と、 前記デイジタル音声信号を所定の標本化周期分
遅延して出力する遅延手段と、 前記遅延手段から出力されるデイジタル音声信
号と、前記Ａ／Ｄ変換手段から出力されるデイジ
タル音声信号とを減算処理し、差分を出力する減
算手段と、 前記差分の絶対値を演算し、音声情報として出
力する絶対値演算手段と、 前記絶対値演算手段の出力を所定の比較レベル
と比較し、比較結果に応じて、第１の信号レベル
と第２の信号レベルとを選択的に出力する比較手
段と、 前記比較手段の出力に応じて、第１の信号レベ
ルのときにアツプカウントし、第２の信号レベル
のときにダウンカウントしてカウント値を更新
し、この更新したカウント値を出力する積分手段
と 前記カウント値に対して、所定のカウント値を
越えているときには音声検出信号を出力する検出
手段とを、 備えたことを特徴とする音声信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223055A JPS61102699A (ja) | 1984-10-25 | 1984-10-25 | 音声信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223055A JPS61102699A (ja) | 1984-10-25 | 1984-10-25 | 音声信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102699A JPS61102699A (ja) | 1986-05-21 |
| JPH0550760B2 true JPH0550760B2 (ja) | 1993-07-29 |
Family
ID=16792126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223055A Granted JPS61102699A (ja) | 1984-10-25 | 1984-10-25 | 音声信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102699A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132799A (ja) * | 1982-02-03 | 1983-08-08 | 富士通株式会社 | 音声検出回路 |
-
1984
- 1984-10-25 JP JP59223055A patent/JPS61102699A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102699A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| US5006851A (en) | Analog-to-digital converting system | |
| JPS591259U (ja) | 位相追尾回路網 | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| JPH0550760B2 (ja) | ||
| MY112129A (en) | Higher order digital phase loop filter | |
| JPH0537819A (ja) | 振幅制御回路 | |
| US5594440A (en) | A/D converter having a variable integrator whose time constant can be changed | |
| JPS63257331A (ja) | Ｄ／ａ変換装置 | |
| JPH01269297A (ja) | 標本化周波数変換装置 | |
| JPH06101666B2 (ja) | 適応型雑音除去装置 | |
| JP3441040B2 (ja) | １ビット信号のエラー検知方法および補完方法ならびに装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| EP0331016A3 (en) | Phase detector circuit for periodic signal using three sampling data | |
| JP2641434B2 (ja) | デイジタルｆｍ復調装置 | |
| JPH0138244B2 (ja) | ||
| JPS61198469A (ja) | 音響信号のミユ−テイング制御方式 | |
| JPS6318366B2 (ja) | ||
| JPH0212427A (ja) | テレビジョン信号の最小値検出回路 | |
| JP3138090B2 (ja) | レベル検出回路及びそれを用いたａｄ変換器 | |
| JP2612061B2 (ja) | ミューティング回路 | |
| JP2630091B2 (ja) | 警報保持回路 | |
| JPH0495275A (ja) | 信号レベル検出装置 | |
| JPH06188839A (ja) | サンプリングレートコンバータ | |
| JPH07105729B2 (ja) | 二重積分型ノイズシェーパ |