JPH023317B2 - - Google Patents

Info

Publication number
JPH023317B2
JPH023317B2 JP58222336A JP22233683A JPH023317B2 JP H023317 B2 JPH023317 B2 JP H023317B2 JP 58222336 A JP58222336 A JP 58222336A JP 22233683 A JP22233683 A JP 22233683A JP H023317 B2 JPH023317 B2 JP H023317B2
Authority
JP
Japan
Prior art keywords
conductor layer
conductor
layer
resistor
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58222336A
Other languages
English (en)
Other versions
JPS60113993A (ja
Inventor
Mitsuyuki Takada
Yoshuki Morihiro
Hayato Takasago
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58222336A priority Critical patent/JPS60113993A/ja
Priority to US06/669,781 priority patent/US4629681A/en
Publication of JPS60113993A publication Critical patent/JPS60113993A/ja
Priority to US06/867,637 priority patent/US4752555A/en
Publication of JPH023317B2 publication Critical patent/JPH023317B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は多層回路基板の製造方法に関する。
〔従来技術〕
最近の混成集積回路は、VLSI化に対応して信
号線数を多く布線する必要があり、これには低抵
抗な布線抵抗で実現する必要がある。また、周辺
部品を含めて機能化する必要があるため信頼性の
高い厚膜抵抗素子の使用、およびチツプ部品、チ
ツプキヤリアなどの重量物パツケージに対しても
半田食われのない、かつセラミツク基板との良好
な密着性を有する導体の使用で高信頼を達成しな
がら高密度化する必要がある。
第１図は従来の絶縁ペーストおよび導体ペース
トの印刷、焼成により形成された多層回路基板の
断面図であり、図において、１は基板としての例
えばアルミナセラミツク、２は厚膜導体による第
１導体層、３は厚膜抵抗体、４はクロスガラス
層、５は厚膜導体による第２導体層を示してい
る。
従来の多層回路基板は上記のように構成され、
各層を厚膜で形成するために、厚膜抵抗材料との
信頼性は確立されたものがあるが、周知のごとく
微細パターンの形成には100〜200μm巾迄との限
界がある。このため厚膜導体をエツチングやレー
ザ焼成でサブストラクテイブ的に形成、微細化す
ることが公知となつている。しかし、サブストラ
クテイブ的に形成するため、一度全面に未焼成又
は焼成状態で形成しておく必要があり、抵抗体を
有する場合、第２導体を厚膜、印刷技術で抵抗体
に近接することは困難で微細パターンは事実上困
難であり、また抵抗体を有する場合の厚膜導体材
料としては一般に銀・パラジウム、白金・銀等の
貴金属材料などが用いられるが、これらの汎用厚
膜材料では導体シート抵抗値が20〜100mΩと高
く、回路実装の信号伝送系に間題を生ずるという
欠点があつた。
〔発明の概要〕
この発明は上記従来のものの欠点を除去するた
めになされたもので、基板に所定パターンの第１
導体層を形成し、厚膜形成、焼成して上記第１導
体層に接続された抵抗体を形成し、上記第１導体
層と抵抗体上に樹脂により上記第１導体層の一部
が露出する貫通孔を設けた絶縁層を形成し、この
絶縁層にメツキし、写真製版技術により所定パタ
ーンにエツチングして第２導体層を形成すること
により、第２導体が抵抗体に近接配置できるのは
言うに及ばず、抵抗体と重ね配線でき、しかも容
易に微細パターンとすることができる。また、低
抵抗金属を用いたメツキで製造されることによ
り、低抵抗導体となる多層回路基板の製造方法を
提供することを目的とする。
〔発明の実施例〕
第２図〜第４図はこの発明の一実施例にかかわ
る多層回路基板の断面図であり、順次この発明の
一実施例により製造される多層回路基板の製造過
程を示す。
図において、１は基板としての例えばアルミナ
セラミツク、２はアルミナセラミツク基板１上に
印刷された例えば銀・パラジウム系を用いた第１
導体層、３は同様に形成された例えば酸化ルテニ
ウム系を用いた厚膜抵抗体、６は第２図に示す第
１導体層２と抵抗体３の上に、パターニング後硬
化して形成された例えば感光性ポリイミド樹脂を
用いた絶縁層、７は第１、第２導体層間を接続す
るために絶縁層内に形成された貫通孔、８は第３
図に示す基板の絶縁層上及び貫通孔７内にメツキ
により形成された第２導体層である。即ち、例え
ばアルミナセラミツクを用いた基板１上に、例え
ば銀パラジウム系導体ペーストを印刷、焼成し厚
膜導体による第１導体層２を形成する。次に、例
えば酸化ルテニウム系厚膜抵抗ペーストを印刷、
焼成し、厚膜抵抗体３を形成する。続いて、この
基板上に、例えば感光性ポリイミド樹脂を塗布
し、適当なマスクを用いて露光し、現像、加熱硬
化することにより、第３図に示す貫通孔７を有す
るリイミド樹脂による絶縁層６が形成される。次
に、この基板に無電解メツキを析出させるための
活性化処理を施し、引き続き無電解メツキ浴に浸
漬することにより基板上全面にメツキが析出す
る。これに電気メツキをした後、写真製版技術を
用いてレジスト層を形成し、エツチングすること
により、第４図に示すメツキによる第２導体層８
が得られる。
さらに、この発明の実施例を具体的に説明す
る。
アルミナセラミツク基板上に銀パラジウム
（Ag2.5：Pd1重量比）厚膜ペースト及び酸化ルテ
ニウムペースト（RuO2）をそれぞれ850℃℃、
800℃で各45分間ベルト炉で焼成して第１導体層
と厚膜抵抗体を形成したのち、感光性ポリイミド
樹脂をスピンコートし、露光現像により第１、第
２導体層間を接続するための貫通孔を形成し、窒
素中、350℃で硬化させる。続いて、活性化処理
（例えば奥野製薬CCP4200を塗布）を施し、無電
界ニツケルメツキを行なう。このとき、ポリイミ
ド層に形成された貫通孔の壁面及び露出している
第１導体層の銀パラジウム導体にも無電解ニツケ
ルメツキは析出し、第１、第２導体層間の電気的
接続が実現される。引き続き、無電解ニツケルメ
ツキ上に電気メツキにより10μm程度の銅等を析
出させ、エツチングにより第１導体層を形成す
る。パターン幅は最小30μm程度までが容易に可
能である。
上記実施例では、導体層が２層、絶縁層が１層
の場合について述べたが、感光性ポリイミド樹脂
による絶縁層の形成、それに続くメツキによる導
体層の形成のプロセスを繰り返すことにより層数
を多くすることが出来ることは言うまでもない。
また、最上層は、部品取付け部分のみ残し、他
は樹脂で被覆するようにすれば、信頼性を向上す
ることができる。
更に、上記実施例では、絶縁層を形成する樹脂
として、感光性ポリイミド樹脂を用いているが、
例えばポリイミド樹脂等パターニングが可能で、
耐熱性、耐薬品性などの条件を満足する樹脂であ
れば、同様の効果を奏する。
又、第１導体層に用いる金属材料としては、
銀・パラジウム系以外の、例えば白金・金系等の
貴金属がある。無電解メツキによりメツキされる
金属もニツケル以外に、銅、錫などが使用でき
る。
更に、析出速度の大きい無電解メツキを用い
て、導体層の膜厚を厚くすることもできる。
〔発明の効果〕
以上説明したとおり、この発明は基板に所定パ
ターンの第１導体層を形成し、厚膜形成、焼成し
て上記第１導体層に接続された抵抗体を形成し、
上記第１導体層と抵抗体上に樹脂により上記第１
導体層の一部が露出する貫通孔を設けた絶縁層を
形成し、この絶縁層にメツキし、写真製版技術に
より所定パターンにエツチングして第２導体層を
形成することにより、第２導体が抵抗体に近接で
きるのは言うに及ばず、抵抗体と重ね配線でき、
しかも容易に微細パターンとすることができる。
又、低抵抗金属を用いたメツキで製造されること
により、低抵抗導体となる多層回路基板の製造方
法を得ることができる。
【図面の簡単な説明】
第１図は従来の製造方法により製造された多層
回路基板の断面図、第２図〜第４図はこの発明の
一実施例にかかわる多層回路基板の製造工程順に
示す断面図である。 図において、１は基板、２は第１導体層、３は
厚膜低抵抗体、４はクロスガラス層、５は厚膜導
体による第２導体層、６は絶縁層、７は貫通孔、
８は第２導体層である。なお、図中、同一符号は
同一又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 基板に所定パターンの第１導体層を形成する
    工程、厚膜形成焼成して上記第１導体層に接続さ
    れた抵抗体を形成する工程、上記第１導体層と抵
    抗体上に樹脂により上記第１導体層の一部が露出
    する貫通孔を設けた絶縁層を形成する工程、およ
    びこの絶縁層にメツキし、写真製版技術により所
    定パターンにエツチングして第２導体層を形成す
    る工程を施すことを特徴とする多層回路基板の製
    造方法。 ２ 樹脂が感光性ポリイミド樹脂であることを特
    徴とする特許請求の範囲第１項記載の多層回路基
    板の製造方法。
JP58222336A 1983-11-25 1983-11-25 多層回路基板の製造方法 Granted JPS60113993A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58222336A JPS60113993A (ja) 1983-11-25 1983-11-25 多層回路基板の製造方法
US06/669,781 US4629681A (en) 1983-11-25 1984-11-09 Method of manufacturing multilayer circuit board
US06/867,637 US4752555A (en) 1983-11-25 1986-05-27 Method of manufacturing multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58222336A JPS60113993A (ja) 1983-11-25 1983-11-25 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60113993A JPS60113993A (ja) 1985-06-20
JPH023317B2 true JPH023317B2 (ja) 1990-01-23

Family

ID=16780745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58222336A Granted JPS60113993A (ja) 1983-11-25 1983-11-25 多層回路基板の製造方法

Country Status (2)

Country Link
US (2) US4629681A (ja)
JP (1) JPS60113993A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194794A (ja) * 1985-02-22 1986-08-29 三菱電機株式会社 混成集積回路基板の製造方法
JPS6248097A (ja) * 1985-08-28 1987-03-02 日本特殊陶業株式会社 多層回路基板の製造法
US4761303A (en) * 1986-11-10 1988-08-02 Macdermid, Incorporated Process for preparing multilayer printed circuit boards
GB2199183B (en) * 1986-12-23 1990-07-04 Gen Electric Plc Interconnection formation in multilayer circuits
JPS63186495A (ja) * 1987-01-29 1988-08-02 三菱電機株式会社 回路基板の製造方法
JPH01120092A (ja) * 1987-11-02 1989-05-12 Fujitsu Ltd 薄膜絶縁層の形成方法
JPH0682926B2 (ja) * 1988-04-22 1994-10-19 日本電気株式会社 多層配線基板の製造方法
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5169679A (en) * 1988-10-11 1992-12-08 Delco Electronics Corporation Post-termination apparatus and process for thick film resistors of printed circuit boards
US5173392A (en) * 1989-08-28 1992-12-22 International Business Machines, Corp. Forming a pattern on a substrate
US5122439A (en) * 1989-08-28 1992-06-16 International Business Machines Corp. Forming a pattern on a substrate
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
US5298288A (en) * 1991-02-14 1994-03-29 Microelectronics And Computer Technology Corporation Coating a heat curable liquid dielectric on a substrate
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5452166A (en) * 1993-10-01 1995-09-19 Applied Magnetics Corporation Thin film magnetic recording head for minimizing undershoots and a method for manufacturing the same
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
WO1998019858A1 (en) * 1996-11-06 1998-05-14 Motorola Inc. Circuit comprising microstrip conductor and method for making the same
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
JP2001135168A (ja) * 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
US6278356B1 (en) * 2000-05-17 2001-08-21 Compeq Manufacturing Company Limited Flat, built-in resistors and capacitors for a printed circuit board
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US20050109533A1 (en) * 2002-08-27 2005-05-26 Fujitsu Limited Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7430128B2 (en) * 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
IN2014DN03390A (ja) 2011-10-03 2015-06-05 Hitachi Chemical Co Ltd

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4119480A (en) * 1976-05-13 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing thick-film circuit devices
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
JPS5740609Y2 (ja) * 1978-09-11 1982-09-06
EP0019391B1 (en) * 1979-05-12 1982-10-06 Fujitsu Limited Improvement in method of manufacturing electronic device having multilayer wiring structure
JPS56157053A (en) * 1980-05-09 1981-12-04 Hitachi Ltd Manufacture of thick film hybrid ic plate
JPS5729185U (ja) * 1980-07-28 1982-02-16
US4487811A (en) * 1980-12-29 1984-12-11 General Electric Company Electrical conductor
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
JPS58223149A (ja) * 1982-06-22 1983-12-24 Toray Ind Inc 感光性ポリイミド用現像液
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light

Also Published As

Publication number Publication date
JPS60113993A (ja) 1985-06-20
US4629681A (en) 1986-12-16
US4752555A (en) 1988-06-21

Similar Documents

Publication Publication Date Title
JPH023317B2 (ja)
US5891606A (en) Method for forming a high-density circuit structure with interlayer electrical connections method for forming
JP2001210956A (ja) 多層ラミネート
US4963389A (en) Method for producing hybrid integrated circuit substrate
JPH0964493A (ja) 回路基板の配線構造及びその形成法
JPH0746755B2 (ja) 多層薄膜構造の製造方法
US20040245210A1 (en) Method for the manufacture of printed circuit boards with embedded resistors
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH08107263A (ja) プリント配線板の製造方法
JP2699980B2 (ja) 膜素子を内層した配線基板
JPH1079568A (ja) プリント配線板の製造方法
JPS58207696A (ja) パタ−ンめつきによるプリント配線板の製法
US4898805A (en) Method for fabricating hybrid integrated circuit
JPS6285496A (ja) 回路基板の製造方法
JPH08250858A (ja) 回路基板
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS63186492A (ja) 回路基板の製造方法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPS62137898A (ja) 多層回路基板の製造方法
JPS62171194A (ja) マトリクス配線板
JPH0744336B2 (ja) 回路基板の製造方法
JPH0544199B2 (ja)
JPH043991A (ja) 厚膜集積回路の配線導体の形成方法
JPH04180691A (ja) セラミックス回路基板の製造方法
JPH0353793B2 (ja)