JPH0552951B2 - - Google Patents
Info
- Publication number
- JPH0552951B2 JPH0552951B2 JP60020563A JP2056385A JPH0552951B2 JP H0552951 B2 JPH0552951 B2 JP H0552951B2 JP 60020563 A JP60020563 A JP 60020563A JP 2056385 A JP2056385 A JP 2056385A JP H0552951 B2 JPH0552951 B2 JP H0552951B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- dot
- bit data
- image buffer
- dot pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F1/00—Cardboard or like show-cards of foldable or flexible material
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はドツト文字表示装置に係わり、特に文
字本体とこの文字本体の上側および下側に付加さ
れた記号とからなる複合文字をドツトマトリツク
ス表示部にドツトパターン表示するドツト文字表
示装置に関する。
字本体とこの文字本体の上側および下側に付加さ
れた記号とからなる複合文字をドツトマトリツク
ス表示部にドツトパターン表示するドツト文字表
示装置に関する。
［従来の技術］
一般にドツト文字表示装置においては、内部記
憶部に表示すべき各文字に対応する各ドツトパタ
ーンを記憶したキヤラクタジエネレータが形成さ
れており、外部から表示すべき文字コードが入力
すると、この文字コードで前記キヤラクタジエネ
レータ内を検索して該当ドツトパターンの各ビツ
トデータを読出して一旦イメージバツフアに格納
する。その後、このイメージバツフアに格納され
た各ビツトデータを順次走査してマトリツクス駆
動回路でもつてドツトマトリツクス表示部を形成
する各ドツト表示素子を通電制御する。その結
果、ドツトマトリツクス表示部に該当文字がドツ
トパターン表示される。
憶部に表示すべき各文字に対応する各ドツトパタ
ーンを記憶したキヤラクタジエネレータが形成さ
れており、外部から表示すべき文字コードが入力
すると、この文字コードで前記キヤラクタジエネ
レータ内を検索して該当ドツトパターンの各ビツ
トデータを読出して一旦イメージバツフアに格納
する。その後、このイメージバツフアに格納され
た各ビツトデータを順次走査してマトリツクス駆
動回路でもつてドツトマトリツクス表示部を形成
する各ドツト表示素子を通電制御する。その結
果、ドツトマトリツクス表示部に該当文字がドツ
トパターン表示される。
このようなドツト文字表示装置において、例え
ば第４図ａに示すような［Ａ］の文字本体とウム
ラルト［¨］等の上側の記号とからなる複合文字
［｀］や、又は同図Ｃに示すように［Ａ］の文字
本体とアンダーライン［ ］等の下側の記号とか
らなる複合文字［Ａ］は、記憶容量を最少限に抑
制する必要上、キヤラクタジエネレータ内には設
定されていなくて、［Ａ］等の文字本体と［′］
［｀］［¨］［＾］等の上側記号と［ ］等の下側
記号とが別々に記憶されている。そして、例えば
［｀］の複合文字を表示する場合は第４図ｂに示
すように第１のキヤラクタジエネレータから文字
本体［Ａ］のドツトパターンの各ビツトデータを
読出し、第２図のキヤラクタジエネレータから上
側記号［¨］のドツトパターンの各ビツトデータ
を読出してイメージバツフア上で合成する。ま
た、［Ａ］の複合文字を表示する場合、第４図ｄ
に示すように第１のキヤラクタジエネレータから
［Ａ］のドツトパターンの各ビツトデータを読出
し、第３のキヤラクタジエネレータから［ ］の
ドツトパターンの各ビツトデータを読出す。
ば第４図ａに示すような［Ａ］の文字本体とウム
ラルト［¨］等の上側の記号とからなる複合文字
［｀］や、又は同図Ｃに示すように［Ａ］の文字
本体とアンダーライン［ ］等の下側の記号とか
らなる複合文字［Ａ］は、記憶容量を最少限に抑
制する必要上、キヤラクタジエネレータ内には設
定されていなくて、［Ａ］等の文字本体と［′］
［｀］［¨］［＾］等の上側記号と［ ］等の下側
記号とが別々に記憶されている。そして、例えば
［｀］の複合文字を表示する場合は第４図ｂに示
すように第１のキヤラクタジエネレータから文字
本体［Ａ］のドツトパターンの各ビツトデータを
読出し、第２図のキヤラクタジエネレータから上
側記号［¨］のドツトパターンの各ビツトデータ
を読出してイメージバツフア上で合成する。ま
た、［Ａ］の複合文字を表示する場合、第４図ｄ
に示すように第１のキヤラクタジエネレータから
［Ａ］のドツトパターンの各ビツトデータを読出
し、第３のキヤラクタジエネレータから［ ］の
ドツトパターンの各ビツトデータを読出す。
通常、キヤラクタジエネレータの基本ユニツト
（１バイト）は８ビツトで構成されており、文字
本体のドツトパターンを記憶する第１のキヤラク
タジエネレータは基本ユニツト（１バイト）であ
る８ビツトで形成され、上側記号および下側記号
のドツトパターンを記憶する第２および第３のキ
ヤラクタジエネレータはそれぞれ４ビツトで、第
２および第３のキヤラクタジエネレータを合計し
て８ビツトで形成されている。
（１バイト）は８ビツトで構成されており、文字
本体のドツトパターンを記憶する第１のキヤラク
タジエネレータは基本ユニツト（１バイト）であ
る８ビツトで形成され、上側記号および下側記号
のドツトパターンを記憶する第２および第３のキ
ヤラクタジエネレータはそれぞれ４ビツトで、第
２および第３のキヤラクタジエネレータを合計し
て８ビツトで形成されている。
第５図はドツト文字表示装置の各ビツトデータ
の移動を示す模式図であり、前述の第１、第２、
第３のキヤラクタジエネレータ（CG）と、それ
ぞれ８ビツトで形成されたデータ加工用のＡ，Ｂ
レジスタと、２個の８ビツト（合計16ビツト）で
形成されたイメージバツフアと、マトリツクス駆
動回路にて通電制御されるドツトマトリツクス表
示部とからなる。なお、図においてキヤラクタジ
エネレータおよびドツトマトリツクス表示部は縦
１列のビツトデータおよびドツト表示素子のも表
示している。
の移動を示す模式図であり、前述の第１、第２、
第３のキヤラクタジエネレータ（CG）と、それ
ぞれ８ビツトで形成されたデータ加工用のＡ，Ｂ
レジスタと、２個の８ビツト（合計16ビツト）で
形成されたイメージバツフアと、マトリツクス駆
動回路にて通電制御されるドツトマトリツクス表
示部とからなる。なお、図においてキヤラクタジ
エネレータおよびドツトマトリツクス表示部は縦
１列のビツトデータおよびドツト表示素子のも表
示している。
このようなドツト文字表示装置において、外部
から文字コードが入力すると第６図の流れ図に従
つて入力文字コード処理を実行する。まず入力し
た文字コードが複合文字コードであれば、この複
合文字の文字本体の上側に付加された記号で上側
記号のドツトパターンを記憶する第２のキヤラク
タジエネレータを検索して、該当記号のドツトパ
ターンが存在すると、そのドツトパターンのビツ
トデータb1，b2，b3，b4を読出してＡレジスタ
のb1，b2，b3，b4の領域へ格納する。次に文字
本体で第１のキヤラクタジエネレータを検索して
該当文字本体のドツトパーンのb1〜b8のビツト
データのうちb1，b2，b3，b4のビツトデータを
読出しＡレジスタb5，b6，b7，b8の領域へ格納
する。さらに第１のキヤラクタジエネレータの該
当ドツトパターンの残りのビツトデータb5，b6，
b7，b8を読出しＢレジスタのb1，b2，b3，b4の
領域へ格納する。文字本体のビツトデータのＡ，
Ｂレジスタへの格納が終了すると、文字本体の下
側に付加された記号で下側記号のドツトパターン
を記憶する第３のキヤラクタジエネレータを検索
し、該当記号のドツトパターンが存在するとその
ドツトパターンのビツトデータb5，b6，b7，b8
を読出してＢレジスタb5，b6，b7，b8の領域へ
格納する。
から文字コードが入力すると第６図の流れ図に従
つて入力文字コード処理を実行する。まず入力し
た文字コードが複合文字コードであれば、この複
合文字の文字本体の上側に付加された記号で上側
記号のドツトパターンを記憶する第２のキヤラク
タジエネレータを検索して、該当記号のドツトパ
ターンが存在すると、そのドツトパターンのビツ
トデータb1，b2，b3，b4を読出してＡレジスタ
のb1，b2，b3，b4の領域へ格納する。次に文字
本体で第１のキヤラクタジエネレータを検索して
該当文字本体のドツトパーンのb1〜b8のビツト
データのうちb1，b2，b3，b4のビツトデータを
読出しＡレジスタb5，b6，b7，b8の領域へ格納
する。さらに第１のキヤラクタジエネレータの該
当ドツトパターンの残りのビツトデータb5，b6，
b7，b8を読出しＢレジスタのb1，b2，b3，b4の
領域へ格納する。文字本体のビツトデータのＡ，
Ｂレジスタへの格納が終了すると、文字本体の下
側に付加された記号で下側記号のドツトパターン
を記憶する第３のキヤラクタジエネレータを検索
し、該当記号のドツトパターンが存在するとその
ドツトパターンのビツトデータb5，b6，b7，b8
を読出してＢレジスタb5，b6，b7，b8の領域へ
格納する。
Ａ，Ｂレジスタへの各ビツトデータの格納が終
了すると、Ａレジスタのb1〜b8に格納された各
ビツトデータをイメージバツフアのb1〜b8へ格
納し、Ｂレジスタb1〜b8のビツトデータをイメ
ージバツフアのb9〜b16へ格納する。しかる後イ
メージバツフアのb1〜b16に格納されたビツトデ
ータをマトリツクス駆動回路へ送出し、このマト
リツクス駆動回路でもつてドツトマトリツクス表
示部の各ドツト表示素子を通電制御する。
了すると、Ａレジスタのb1〜b8に格納された各
ビツトデータをイメージバツフアのb1〜b8へ格
納し、Ｂレジスタb1〜b8のビツトデータをイメ
ージバツフアのb9〜b16へ格納する。しかる後イ
メージバツフアのb1〜b16に格納されたビツトデ
ータをマトリツクス駆動回路へ送出し、このマト
リツクス駆動回路でもつてドツトマトリツクス表
示部の各ドツト表示素子を通電制御する。
なお、入力した文字コードが複合文字でない通
常の文字コードであれば文字本体のドツトパター
ンを記憶する第１のキヤラクタジエネレータを検
索するのみでよい。
常の文字コードであれば文字本体のドツトパター
ンを記憶する第１のキヤラクタジエネレータを検
索するのみでよい。
［発明が解決しようとする問題点］
しかしながら上記のように構成されたドツト文
字表示装置においては次のような問題があつた。
すなわち、各キヤラクタジエネレータおよび各レ
ジスタはそれぞれ基本的に８ビツト構成になつて
おり、第５図に示すようにイメージバツフアの各
ビツトデータを格納する各領域b1〜b16とマトリ
ツクス表示部の各ドツト表示素子を通電するマト
リツクス駆動回路の各接点とは１対１で対応して
いるので、複合文字の文字本体を表示する場合、
第１のキヤラクタジエネレータに記憶されたドツ
トパターンの各ビツトデータを上半分と下半分に
分解して読出して、それぞれＡレジスタの下位ア
ドレスとＢレジスタの上位アドレスに格納する必
要がある。
字表示装置においては次のような問題があつた。
すなわち、各キヤラクタジエネレータおよび各レ
ジスタはそれぞれ基本的に８ビツト構成になつて
おり、第５図に示すようにイメージバツフアの各
ビツトデータを格納する各領域b1〜b16とマトリ
ツクス表示部の各ドツト表示素子を通電するマト
リツクス駆動回路の各接点とは１対１で対応して
いるので、複合文字の文字本体を表示する場合、
第１のキヤラクタジエネレータに記憶されたドツ
トパターンの各ビツトデータを上半分と下半分に
分解して読出して、それぞれＡレジスタの下位ア
ドレスとＢレジスタの上位アドレスに格納する必
要がある。
したがつて、第１のキヤラクタジエネレータか
ら別々に読出した文字本体のドツトパターンの各
ビツトデータを加工するためのレジスタが余分に
必要になるとともに、読出したドツトパターンの
各ビツトデータを加工するための制御プロクラム
が複雑になり、さらにデータ処理時間が増大する
問題が生じる。
ら別々に読出した文字本体のドツトパターンの各
ビツトデータを加工するためのレジスタが余分に
必要になるとともに、読出したドツトパターンの
各ビツトデータを加工するための制御プロクラム
が複雑になり、さらにデータ処理時間が増大する
問題が生じる。
本発明はこのような事情に基づいてなされたも
のであり、その目的とするところは、イメージバ
ツフアとドツトマトリツクス表示部の各ドツト表
示素子を通電制御するマトリツクス駆動回路との
接続関係を効率よく改善することによつて、文字
本体のドツトパターンを記憶したキヤラクタジエ
ネレータの出力ビツトデータを直接イメージバツ
フアへ格納でき、ビツトデータ加工のためのレジ
スタおよび制御プログラムを簡素化でき、データ
処理速度を向上できるドツト文字表示装置を提供
することにある。
のであり、その目的とするところは、イメージバ
ツフアとドツトマトリツクス表示部の各ドツト表
示素子を通電制御するマトリツクス駆動回路との
接続関係を効率よく改善することによつて、文字
本体のドツトパターンを記憶したキヤラクタジエ
ネレータの出力ビツトデータを直接イメージバツ
フアへ格納でき、ビツトデータ加工のためのレジ
スタおよび制御プログラムを簡素化でき、データ
処理速度を向上できるドツト文字表示装置を提供
することにある。
［問題点を解決するための手段］
本発明は、文字本体とこの文字本体の上側およ
び下側に付加された記号とからなる複合文字をド
ツトマトリツクス表示部にドツトパターン表示す
るドツト文字表示装置において、文字本体のドツ
トパターンを記憶する第１のキヤラクタジエネレ
ータから読出されたドツトパターンの各ビツトデ
ータを第１のイメージバツフアへ格納し、上側記
号のドツトパターンを記憶する第２のキヤラクタ
ジエネレータから読出されたドツトパターンの各
ビツトデータを第２のイメージバツフアの上位ア
ドレスに記憶し、下側記号のドツトパターンを記
憶する第３のキヤラクタジエネレータから読み出
されたドツトパターンの各ビツトデータを上記第
２のイメージバツフアの下位アドレスに格納し、
第１のマトリツクス駆動回路でもつてドツトマト
リツクス表示部の中央部に位置する各ドツト表示
素子を第１のイメージバツフアからのビツトデー
タで通電制御し、さらに、第２のマトリツクス駆
動回路でもつて、ドツトマトリツクス表示部の上
部および下部に位置する各ドツト表示素子を、そ
れぞれ第２のイメージバツフアからの上位アドレ
スのビツトデータおよび下位アドレスのビツトデ
ータにて通電制御するようにしたものである。
び下側に付加された記号とからなる複合文字をド
ツトマトリツクス表示部にドツトパターン表示す
るドツト文字表示装置において、文字本体のドツ
トパターンを記憶する第１のキヤラクタジエネレ
ータから読出されたドツトパターンの各ビツトデ
ータを第１のイメージバツフアへ格納し、上側記
号のドツトパターンを記憶する第２のキヤラクタ
ジエネレータから読出されたドツトパターンの各
ビツトデータを第２のイメージバツフアの上位ア
ドレスに記憶し、下側記号のドツトパターンを記
憶する第３のキヤラクタジエネレータから読み出
されたドツトパターンの各ビツトデータを上記第
２のイメージバツフアの下位アドレスに格納し、
第１のマトリツクス駆動回路でもつてドツトマト
リツクス表示部の中央部に位置する各ドツト表示
素子を第１のイメージバツフアからのビツトデー
タで通電制御し、さらに、第２のマトリツクス駆
動回路でもつて、ドツトマトリツクス表示部の上
部および下部に位置する各ドツト表示素子を、そ
れぞれ第２のイメージバツフアからの上位アドレ
スのビツトデータおよび下位アドレスのビツトデ
ータにて通電制御するようにしたものである。
［作用］
このように構成されたドツト文字表示装置であ
れば、例えば外部から複合文字を示す文字コード
が入力されると、第１のキヤラクタジエネレータ
から文字本体のドツトパターンの各ビツトデータ
が読出されそのまま第１のイメージバツフアに格
納され、第２のキヤラクタジエネレータから読出
された上側記号のドツトパターンの各ビツトデー
タおよび第３のキヤラクタジエネレータから読出
された下側記号のドツトパターンの各ビツトデー
タはそれぞれ第２のイメージバツフアの上位アド
レスおよび下位アドレスに格納される。そして、
第１のイメージバツフアに格納された文字本体の
各ビツトデータでもつて第１のマトリツクス駆動
回路が駆動され、第２のイメージバツフアに格納
された上側記号および下側記号のビツトデータで
第２のマトリツクス駆動回路が駆動される。その
結果、第１のマトリツクス駆動回路によつてドツ
トマトリツクス表示部の中央部に位置する各ドツ
ト表示素子が通電し、第２のマトリツクス駆動回
路によつてドツトマトリツクス表示部の上部およ
び下部に位置する各ドツト表示素子が通電する。
れば、例えば外部から複合文字を示す文字コード
が入力されると、第１のキヤラクタジエネレータ
から文字本体のドツトパターンの各ビツトデータ
が読出されそのまま第１のイメージバツフアに格
納され、第２のキヤラクタジエネレータから読出
された上側記号のドツトパターンの各ビツトデー
タおよび第３のキヤラクタジエネレータから読出
された下側記号のドツトパターンの各ビツトデー
タはそれぞれ第２のイメージバツフアの上位アド
レスおよび下位アドレスに格納される。そして、
第１のイメージバツフアに格納された文字本体の
各ビツトデータでもつて第１のマトリツクス駆動
回路が駆動され、第２のイメージバツフアに格納
された上側記号および下側記号のビツトデータで
第２のマトリツクス駆動回路が駆動される。その
結果、第１のマトリツクス駆動回路によつてドツ
トマトリツクス表示部の中央部に位置する各ドツ
ト表示素子が通電し、第２のマトリツクス駆動回
路によつてドツトマトリツクス表示部の上部およ
び下部に位置する各ドツト表示素子が通電する。
［実施例］
以下本発明の一実施例を図面を用いて説明す
る。
る。
第１図は実施例のドツト文字表示装置における
各ビツトデータの移動を示す模式図であり、文字
本体のドツトパターンを記憶する８ビツト構成の
第１のキヤラクタジエネレータ１、文字本体の上
側に付加する上側記号のドツトパターンを記憶す
る４ビツト構成の第２のキヤラクタジエネレータ
２、文字本体の下側に付加する下側記号のドツト
パーンを記憶する４ビツト構成の第３のキヤラク
タジエネレータ３、８ビツト構成の補助レジスタ
４、それぞれ８ビツト構成の第１および第２のイ
メージバツフア５，６、第１および第２のマトリ
ツクス駆動回路で通電制御されるドツトマトリツ
クス表示部の各ドツト表示素子７とからなる。な
お、図においては各キヤラクタジエネレータおよ
びドツトマトリツクス表示部は縦１列のビツトデ
ータおよびドツト表示素子しか図示していない。
各ビツトデータの移動を示す模式図であり、文字
本体のドツトパターンを記憶する８ビツト構成の
第１のキヤラクタジエネレータ１、文字本体の上
側に付加する上側記号のドツトパターンを記憶す
る４ビツト構成の第２のキヤラクタジエネレータ
２、文字本体の下側に付加する下側記号のドツト
パーンを記憶する４ビツト構成の第３のキヤラク
タジエネレータ３、８ビツト構成の補助レジスタ
４、それぞれ８ビツト構成の第１および第２のイ
メージバツフア５，６、第１および第２のマトリ
ツクス駆動回路で通電制御されるドツトマトリツ
クス表示部の各ドツト表示素子７とからなる。な
お、図においては各キヤラクタジエネレータおよ
びドツトマトリツクス表示部は縦１列のビツトデ
ータおよびドツト表示素子しか図示していない。
第２図は実施例のドツト文字表示装置の概略構
成を示すブロツク図である。図中８は各種制御プ
ログラムを内蔵し各種演算処理を実施するマイク
ロプロセツサ（以下MPUと略記する）であり、
このMPU８はデータバス９を介して、外部から
入力した文字コード等の可変データを一時記憶す
るRAM１０、ROMで形成された前述の第１、
第２、第３のキヤラクタジエネレータ１，２，
３、前述の第１、第２のイメージバツフア５，６
およびこれ等第１、第２のイメージバツフア５，
６を制御する表示制御回路１１を制御する。
成を示すブロツク図である。図中８は各種制御プ
ログラムを内蔵し各種演算処理を実施するマイク
ロプロセツサ（以下MPUと略記する）であり、
このMPU８はデータバス９を介して、外部から
入力した文字コード等の可変データを一時記憶す
るRAM１０、ROMで形成された前述の第１、
第２、第３のキヤラクタジエネレータ１，２，
３、前述の第１、第２のイメージバツフア５，６
およびこれ等第１、第２のイメージバツフア５，
６を制御する表示制御回路１１を制御する。
前記RAM１０内には各種演算を実施するため
のワーク領域１２、外部から入力した表示すべき
文字コードを一時格納する表示データバツフア１
３、第２および第３のキヤラクタジエネレータ
２，３から読出された上側記号および下側記号の
ドツトパターンの各ビツトデータを加工するため
の前述の補助レジスタ４等が形成されている。
のワーク領域１２、外部から入力した表示すべき
文字コードを一時格納する表示データバツフア１
３、第２および第３のキヤラクタジエネレータ
２，３から読出された上側記号および下側記号の
ドツトパターンの各ビツトデータを加工するため
の前述の補助レジスタ４等が形成されている。
また、８ビツトのビツトデータ格納領域（b1
〜b8）を有する第１のイメージバツフア５の出
力信号はドツトマトリツクス表示部の中央部（５
行〜12行）に位置する各ドツト表示素子７ｃを通
電制御する第１のマトリツクス駆動回路１４へ送
出される。同じく８ビツトのビツトデータ格納領
域（b9〜b16）を有する第２のイメージバツフア
６の上位アドレス（b9〜b12）の出力信号は、ド
ツトマトリツクス表示部の上部（１行〜４行）に
位置する各ドツト表示素子７ａおよび下部（13行
〜16行）に位置する各ドツト表示素子７ｂを通電
制御する第２のマトリツクス駆動回路１５の上部
ドツト表示素子７ａの制御端子へ送出される。一
方、第２のイメージバツフア６の下位アドレス
（b13〜b16）の出力信号は第２のマトリツクス駆
動回路１５における下部ドツト表示素子７ｂの制
御端子へ送出される。
〜b8）を有する第１のイメージバツフア５の出
力信号はドツトマトリツクス表示部の中央部（５
行〜12行）に位置する各ドツト表示素子７ｃを通
電制御する第１のマトリツクス駆動回路１４へ送
出される。同じく８ビツトのビツトデータ格納領
域（b9〜b16）を有する第２のイメージバツフア
６の上位アドレス（b9〜b12）の出力信号は、ド
ツトマトリツクス表示部の上部（１行〜４行）に
位置する各ドツト表示素子７ａおよび下部（13行
〜16行）に位置する各ドツト表示素子７ｂを通電
制御する第２のマトリツクス駆動回路１５の上部
ドツト表示素子７ａの制御端子へ送出される。一
方、第２のイメージバツフア６の下位アドレス
（b13〜b16）の出力信号は第２のマトリツクス駆
動回路１５における下部ドツト表示素子７ｂの制
御端子へ送出される。
前記MPU８は外部制御部から表示すべき文字
コードが入力すると一旦RAM１０内に形成され
た表示データバツフア１３へ格納する。そして、
表示データバツフア１３から１文字コードずつ順
次読出して第３図に示す流れ図に従つてドツトマ
トリツクス表示部に表示させるように構成されて
いる。すなわち、RAM１０の表示データバツフ
ア１３から読出した文字コードが文字本体とこの
文字本体に付加された記号とからなる複合文字コ
ードの場合、この複合文字の文字本体で第１のキ
ヤラクタジエネレータ１を検索して該当文字本体
のドツトパターンのb1〜b8のビツトデータを読
出して直接第１のイメージバツフア５のb1〜b8
の領域へ格納する。
コードが入力すると一旦RAM１０内に形成され
た表示データバツフア１３へ格納する。そして、
表示データバツフア１３から１文字コードずつ順
次読出して第３図に示す流れ図に従つてドツトマ
トリツクス表示部に表示させるように構成されて
いる。すなわち、RAM１０の表示データバツフ
ア１３から読出した文字コードが文字本体とこの
文字本体に付加された記号とからなる複合文字コ
ードの場合、この複合文字の文字本体で第１のキ
ヤラクタジエネレータ１を検索して該当文字本体
のドツトパターンのb1〜b8のビツトデータを読
出して直接第１のイメージバツフア５のb1〜b8
の領域へ格納する。
次に複合文字の上側記号で第２のキヤラクタジ
エネレータ２を検索して該当記号のドツトパター
ンが存在すると、そのドツトパターンのビツトデ
ータb1〜b4を読出して補助レジスタ４の上位ア
ドレスのb1〜b4の領域へ格納する。さらに複合
文字の下側記号で第３のキヤラクタジエネレータ
３を検索して、該当記号のドツトパターンが存在
すると、そのドツトパターンのビツトデータb5
〜b8を読出して前記補助レジスタ４の下位アド
レスのb5〜b8の領域へ格納する。補助レジスタ
４への各ビツトデータの格納が終了すると、この
補助レジスタ４の各領域に格納された各ビツトデ
ータb1〜b8を読出し第２のイメージバツフア６
のb9〜b16の各領域へ格納する。
エネレータ２を検索して該当記号のドツトパター
ンが存在すると、そのドツトパターンのビツトデ
ータb1〜b4を読出して補助レジスタ４の上位ア
ドレスのb1〜b4の領域へ格納する。さらに複合
文字の下側記号で第３のキヤラクタジエネレータ
３を検索して、該当記号のドツトパターンが存在
すると、そのドツトパターンのビツトデータb5
〜b8を読出して前記補助レジスタ４の下位アド
レスのb5〜b8の領域へ格納する。補助レジスタ
４への各ビツトデータの格納が終了すると、この
補助レジスタ４の各領域に格納された各ビツトデ
ータb1〜b8を読出し第２のイメージバツフア６
のb9〜b16の各領域へ格納する。
第１および第２のイメージバツフア５，６への
各ビツトデータの格納が終了すると、第１のイメ
ージバツフア５の各ビツトデータb1〜b8を第１
のマトリツクス駆動回路１４へ送出するととも
に、第２のイメージバツフア６のビツトデータ
b9〜b16を第２のマトリツクス駆動回路１５へ送
出する。
各ビツトデータの格納が終了すると、第１のイメ
ージバツフア５の各ビツトデータb1〜b8を第１
のマトリツクス駆動回路１４へ送出するととも
に、第２のイメージバツフア６のビツトデータ
b9〜b16を第２のマトリツクス駆動回路１５へ送
出する。
第１のイメージバツフア５から文字本体のビツ
トデータを受信した第１のマトリツクス駆動回路
１４はドツトマトリツクス表示部の中央部（５行
〜12行）に位置するドツト表示素子７ｃを通電制
御する。したがつて、ドツトマトリツクス表示部
の中央位置に文字本体のドツトパターンが表示さ
れる。また、第２のイメージバツフア６から上側
記号および下側記号のビツトデータを受信した第
２のマトリツクス駆動回路１５は、上側記号に対
するビツトデータでドツトマトリツクス表示部の
上部（１行〜４行）のドツト表示素子７ａを通電
制御すると共に、下側記号に対するビツトデータ
で下部（13行〜16行）のドツト表示素子７ｂを通
電制御する。その結果、ドツトマトリツクス表示
部の上部に上側記号が、下部に下側記号が表示さ
れる。なお、表示データバツフア１３から読出し
た複合文字コードが上側記号のみを含む場合は第
２のキヤラクタジエネレータ２からのみビツトデ
ータが読出されるので、ドツトマトリツクス表示
部の下部に下側記号が表示されることはない。ま
た複合文字コードが下側記号のみを含む場合も同
様にドツトマトリツクス表示部の上部に上側記号
が表示されることはない。
トデータを受信した第１のマトリツクス駆動回路
１４はドツトマトリツクス表示部の中央部（５行
〜12行）に位置するドツト表示素子７ｃを通電制
御する。したがつて、ドツトマトリツクス表示部
の中央位置に文字本体のドツトパターンが表示さ
れる。また、第２のイメージバツフア６から上側
記号および下側記号のビツトデータを受信した第
２のマトリツクス駆動回路１５は、上側記号に対
するビツトデータでドツトマトリツクス表示部の
上部（１行〜４行）のドツト表示素子７ａを通電
制御すると共に、下側記号に対するビツトデータ
で下部（13行〜16行）のドツト表示素子７ｂを通
電制御する。その結果、ドツトマトリツクス表示
部の上部に上側記号が、下部に下側記号が表示さ
れる。なお、表示データバツフア１３から読出し
た複合文字コードが上側記号のみを含む場合は第
２のキヤラクタジエネレータ２からのみビツトデ
ータが読出されるので、ドツトマトリツクス表示
部の下部に下側記号が表示されることはない。ま
た複合文字コードが下側記号のみを含む場合も同
様にドツトマトリツクス表示部の上部に上側記号
が表示されることはない。
なお、表示データバツフア１３から読出した文
字コードが複合文字コードではなく、通常の文字
本体のみの文字コードであれば、第１のキヤラク
タジエネレータ１からのみドツトパターンの各ビ
ツトデータを読出して第１のイメージバツフア５
へ格納すればよい。
字コードが複合文字コードではなく、通常の文字
本体のみの文字コードであれば、第１のキヤラク
タジエネレータ１からのみドツトパターンの各ビ
ツトデータを読出して第１のイメージバツフア５
へ格納すればよい。
このように構成されたドツト文字表示装置であ
れば、例えば外部制御部から入力され一旦RAM
１０の表示データバツフア１３に格納されたの
ち、再び読出された文字コードが複合文字を示す
複合文字コードであれば、第１のキヤラクタジエ
ネレータ１から上記複合文字の文字本体のドツト
パターンの各ビツトデータが読出されてそのまま
第１のイメージバツフア５に格納される。また、
第２のキヤラクタジエネレータ２から上側記号の
ドツトパターンの各ビツトデータが読出されて補
助レジスタ４の上位アドレスに格納され、第３の
キヤラクタジエネレータから読出された下側記号
のドツトパターンの各ビツトデータは上記補助レ
ジスタ４の下位アドレスに格納される。しかる
後、この補助レジスタ４に格納されたビツトデー
タは第２のイメージバツフア６へ格納される。そ
して、第１のイメージバツフア５に格納されたビ
ツトデータで第１のマトリツクス駆動回路が駆動
され、第２のイメージバツフア６に格納されたビ
ツトデータで第２のマトリツクス駆動回路が駆動
される。
れば、例えば外部制御部から入力され一旦RAM
１０の表示データバツフア１３に格納されたの
ち、再び読出された文字コードが複合文字を示す
複合文字コードであれば、第１のキヤラクタジエ
ネレータ１から上記複合文字の文字本体のドツト
パターンの各ビツトデータが読出されてそのまま
第１のイメージバツフア５に格納される。また、
第２のキヤラクタジエネレータ２から上側記号の
ドツトパターンの各ビツトデータが読出されて補
助レジスタ４の上位アドレスに格納され、第３の
キヤラクタジエネレータから読出された下側記号
のドツトパターンの各ビツトデータは上記補助レ
ジスタ４の下位アドレスに格納される。しかる
後、この補助レジスタ４に格納されたビツトデー
タは第２のイメージバツフア６へ格納される。そ
して、第１のイメージバツフア５に格納されたビ
ツトデータで第１のマトリツクス駆動回路が駆動
され、第２のイメージバツフア６に格納されたビ
ツトデータで第２のマトリツクス駆動回路が駆動
される。
このように複合文字の上側記号および下側記号
のドツトパターンの各ビツトデータが上位アドレ
スおよび下位アドレスに格納される第２のイメー
ジバツフア６の上位アドレスおよび下位アドレス
の出力ビツトデータを、ドツトマトリツクス表示
部の上部および下部に位置する各ドツト表示素子
７ａ，７ｂを通電制御する第２のマトリツクス駆
動回路１５へ送出している。したがつて、文字本
体のドツトパターンの各ビツトデータが格納され
る第１のイメージバツフア５の出力ビツトデータ
をドツトマトリツクス表示部の中央部の各ドツト
表示素子７ｃを通電制御する第１のマトリツクス
駆動回路１４へ送出することが可能となつてい
る。
のドツトパターンの各ビツトデータが上位アドレ
スおよび下位アドレスに格納される第２のイメー
ジバツフア６の上位アドレスおよび下位アドレス
の出力ビツトデータを、ドツトマトリツクス表示
部の上部および下部に位置する各ドツト表示素子
７ａ，７ｂを通電制御する第２のマトリツクス駆
動回路１５へ送出している。したがつて、文字本
体のドツトパターンの各ビツトデータが格納され
る第１のイメージバツフア５の出力ビツトデータ
をドツトマトリツクス表示部の中央部の各ドツト
表示素子７ｃを通電制御する第１のマトリツクス
駆動回路１４へ送出することが可能となつてい
る。
各ビツトデータの移動を上述したように制御す
ることによつて、複合文字を構成する文字本体を
ドツトマシリツクス表示部に表示する場合、第１
のキヤラクタジエネレータ１から読出した文字本
体のドツトパターンの各ビツトデータを直接第１
のイメージバツフア５へ格納することができるの
で、第５図に示した従来装置のように、読出した
ビツトデータを加工するためのＡレジスタが不要
となると共に、文字本体のビツトデータを加工す
るための制御プログラムも不要となる。したがつ
て、必要とする記憶容量を減少できるとともにデ
ータの処理速度を上昇できる。
ることによつて、複合文字を構成する文字本体を
ドツトマシリツクス表示部に表示する場合、第１
のキヤラクタジエネレータ１から読出した文字本
体のドツトパターンの各ビツトデータを直接第１
のイメージバツフア５へ格納することができるの
で、第５図に示した従来装置のように、読出した
ビツトデータを加工するためのＡレジスタが不要
となると共に、文字本体のビツトデータを加工す
るための制御プログラムも不要となる。したがつ
て、必要とする記憶容量を減少できるとともにデ
ータの処理速度を上昇できる。
なお本発明は上述した実施例に限定されるもの
ではない。実施例では各キヤラクタジエネレータ
の基本ユニツトを８ビツト構成としたが、必要に
応じて倍の16ビツト構成にしてもよい。
ではない。実施例では各キヤラクタジエネレータ
の基本ユニツトを８ビツト構成としたが、必要に
応じて倍の16ビツト構成にしてもよい。
［発明の効果］
以上説明したように本発明によれば、各イメー
ジバツフアとドツトマトリツクス表示部の各ドツ
ト表示素子を通電制御する各マトリツクス駆動回
路とを合理的に効率よく接続することによつて、
文字本体のドツトパターンを記憶したキヤラクタ
ジエネレータの出力ビツトデータを直接イメージ
バツフアへ格納でき、ビツトデータ加工のための
レジスタおよび制御プログラムを簡素化でき、入
力した表示すべき文字コードのデータ処理速度を
向上できる。
ジバツフアとドツトマトリツクス表示部の各ドツ
ト表示素子を通電制御する各マトリツクス駆動回
路とを合理的に効率よく接続することによつて、
文字本体のドツトパターンを記憶したキヤラクタ
ジエネレータの出力ビツトデータを直接イメージ
バツフアへ格納でき、ビツトデータ加工のための
レジスタおよび制御プログラムを簡素化でき、入
力した表示すべき文字コードのデータ処理速度を
向上できる。
第１図は本発明の一実施例に係わるドツト文字
表示装置における各ビツトデータの移動を示す模
式図、第２図は同表示装置の概略構成を示すブロ
ツク図、第３図は同表示装置の動作を示す流れ
図、第４図は複合文字を説明するための図、第５
図は従来のドツト文字表示装置における各ビツト
データの移動を示す模式図、第６図は同表示装置
の動作を示す流れ図である。 １……第１のキヤラクタジエネレータ、２……
第２のキヤラクタジエネレータ、３……第３のキ
ヤラクタジエネレータ、４……補助レジスタ、５
……第１のイメージバツフア、６……第２のイメ
ージバツフア、７，７ａ，７ｂ，７ｃ……ドツト
表示素子、８……MPU、１０……RAM、１３
……表示データバツフア、１４……第１のマトリ
ツクス駆動回路、１５……第２のマトリツクス駆
動回路。
表示装置における各ビツトデータの移動を示す模
式図、第２図は同表示装置の概略構成を示すブロ
ツク図、第３図は同表示装置の動作を示す流れ
図、第４図は複合文字を説明するための図、第５
図は従来のドツト文字表示装置における各ビツト
データの移動を示す模式図、第６図は同表示装置
の動作を示す流れ図である。 １……第１のキヤラクタジエネレータ、２……
第２のキヤラクタジエネレータ、３……第３のキ
ヤラクタジエネレータ、４……補助レジスタ、５
……第１のイメージバツフア、６……第２のイメ
ージバツフア、７，７ａ，７ｂ，７ｃ……ドツト
表示素子、８……MPU、１０……RAM、１３
……表示データバツフア、１４……第１のマトリ
ツクス駆動回路、１５……第２のマトリツクス駆
動回路。
Claims (1)
- １ 文字本体とこの文字本体の上側および下側の
少なくとも一方側に付加された記号とからなる複
合文字をドツトマトリツクス表示部にドツトパタ
ーン表示するドツト文字表示装置において、前記
文字本体のドツトパターンを記憶する第１のキヤ
ラクタジエネレータと、前記上側記号のドツトパ
ターンを記憶する第２のキヤラクタジエネレータ
と、前記下側記号のドツトパターンを記憶する第
３のキヤラクタジエネレータと、前記第１のキヤ
ラクタジエネレータから読出されたドツトパター
ンの各ビツトデータを記憶する第１のイメージバ
ツフアと、前記第２および第３のキヤラクタジエ
ネレータから読出された上側記号のドツトパター
ンの各ビツトデータおよび下側記号のドツトパタ
ーンの各ビツトデータをそれぞれ上位アドレスお
よび下位アドレスに記憶する第２のイメージバツ
フアと、前記ドツトマトリツクス表示部の中央部
に位置する各ドツト表示素子を前記第１のイメー
ジバツフアからのビツトデータで通電制御する第
１のマトリツクス駆動回路と、前記ドツトマトリ
ツクス表示部の上部および下部に位置する各ドツ
ト表示素子を、それぞれ前記第２のイメージバツ
フアからの上位アドレスのビツトデータおよび下
位アドレスのビツトデータにて通電制御する第２
のマトリツクス駆動回路とを備えたことを特徴と
するドツト文字表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020563A JPS61180291A (ja) | 1985-02-05 | 1985-02-05 | ドツト文字表示装置 |
| US06/820,563 US4751508A (en) | 1985-02-05 | 1986-01-21 | Dot character display apparatus |
| EP86100902A EP0190619A3 (en) | 1985-02-05 | 1986-01-23 | Dot character display apparatus |
| KR1019860000485A KR930005428B1 (ko) | 1985-02-05 | 1986-01-25 | 돗트 문자 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020563A JPS61180291A (ja) | 1985-02-05 | 1985-02-05 | ドツト文字表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61180291A JPS61180291A (ja) | 1986-08-12 |
| JPH0552951B2 true JPH0552951B2 (ja) | 1993-08-06 |
Family
ID=12030636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60020563A Granted JPS61180291A (ja) | 1985-02-05 | 1985-02-05 | ドツト文字表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4751508A (ja) |
| EP (1) | EP0190619A3 (ja) |
| JP (1) | JPS61180291A (ja) |
| KR (1) | KR930005428B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5088053A (en) * | 1987-11-16 | 1992-02-11 | Intel Corporation | Memory controller as for a video signal processor |
| CA1335215C (en) * | 1988-07-01 | 1995-04-11 | Lavaughn F. Watts, Jr. | Flat panel display attribute generator |
| GB2259835B (en) * | 1991-09-18 | 1995-05-17 | Rohm Co Ltd | Character generator and video display device using the same |
| US5457776A (en) * | 1992-09-10 | 1995-10-10 | Motorola, Inc. | Compact memory for mixed text in graphics |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228507A (en) * | 1968-07-02 | 1980-10-14 | Carl Leban | Methods and means for reproducing non-alphabetic characters |
| JPS459477Y1 (ja) * | 1968-08-02 | 1970-05-04 | ||
| US3711419A (en) * | 1970-07-02 | 1973-01-16 | Monsanto Co | Process for preparing silica aquasols |
| US4204208A (en) * | 1977-08-30 | 1980-05-20 | Harris Corporation | Display of video images |
| DE2758811C2 (de) * | 1977-12-30 | 1979-05-31 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für Matrixdrucker zum Erzeugen von Schriftzeichen nach dem Prinzip des Doppeldruckes |
| US4163229A (en) * | 1978-01-18 | 1979-07-31 | Burroughs Corporation | Composite symbol display apparatus |
| JPS595904B2 (ja) * | 1978-03-10 | 1984-02-07 | 日本電信電話株式会社 | 図形合成処理装置 |
| JPS55161281A (en) * | 1979-06-01 | 1980-12-15 | Canon Kk | Display control unit |
| US4584573A (en) * | 1981-07-20 | 1986-04-22 | Sharp Kabushiki Kaisha | Combined character and background pattern print control system |
| DE3134282A1 (de) * | 1981-08-29 | 1983-03-10 | Olympia Werke Ag, 2940 Wilhelmshaven | Verfahren zur darstellung ideografischer zeichen und vergleichbarer graphiken |
| DE3148685A1 (de) * | 1981-12-09 | 1983-06-16 | Olympia Werke Ag, 2940 Wilhelmshaven | Verfahren zur aenderung des zeichenvorrates einer ideografischen schreibmaschine |
| JPS58171981A (ja) * | 1982-04-02 | 1983-10-08 | Brother Ind Ltd | 電子式タイプライタ |
| JPS58219591A (ja) * | 1982-06-15 | 1983-12-21 | キヤノン株式会社 | 表示装置 |
| US4603330A (en) * | 1982-10-01 | 1986-07-29 | High Technology Solutions, Inc. | Font display and text editing system with character overlay feature |
-
1985
- 1985-02-05 JP JP60020563A patent/JPS61180291A/ja active Granted
-
1986
- 1986-01-21 US US06/820,563 patent/US4751508A/en not_active Expired - Fee Related
- 1986-01-23 EP EP86100902A patent/EP0190619A3/en not_active Ceased
- 1986-01-25 KR KR1019860000485A patent/KR930005428B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0190619A2 (en) | 1986-08-13 |
| KR930005428B1 (ko) | 1993-06-21 |
| KR860006756A (ko) | 1986-09-15 |
| US4751508A (en) | 1988-06-14 |
| EP0190619A3 (en) | 1990-08-16 |
| JPS61180291A (ja) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396464B2 (en) | Liquid-crystal display control apparatus | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| JPH0552951B2 (ja) | ||
| JPH06186942A (ja) | 表示装置 | |
| EP0613115A2 (en) | Display data write control device | |
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JPS624739B2 (ja) | ||
| JPH07219514A (ja) | 画像表示制御装置 | |
| JPH0227677B2 (ja) | ||
| JPS63101898A (ja) | 液晶表示制御回路 | |
| JPS6250818A (ja) | Ｌｃｄ表示装置 | |
| JP3514763B2 (ja) | スクロール画面表示回路 | |
| JP2002014642A (ja) | 蛍光表示管表示ドライバ | |
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| JPS62183488A (ja) | 表示制御装置 | |
| JPS6316773B2 (ja) | ||
| JPS57106948A (en) | Status lamp displaying method | |
| JPS6368891A (ja) | 表示制御装置 | |
| JPS635388A (ja) | 表示装置を有するシステム | |
| JPH11259051A (ja) | 液晶駆動装置 | |
| JPS6246875B2 (ja) | ||
| JPH10260662A (ja) | 表示制御装置および表示装置 | |
| JPH08328525A (ja) | 表示制御装置 | |
| JPH01217493A (ja) | 表示装置 | |
| JPH07152351A (ja) | 液晶表示回路 |