JPH0557773B2 - - Google Patents
Info
- Publication number
- JPH0557773B2 JPH0557773B2 JP58220923A JP22092383A JPH0557773B2 JP H0557773 B2 JPH0557773 B2 JP H0557773B2 JP 58220923 A JP58220923 A JP 58220923A JP 22092383 A JP22092383 A JP 22092383A JP H0557773 B2 JPH0557773 B2 JP H0557773B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- frequency
- clock signal
- frequency divider
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はセツト付疑似スタテイツク動作をする
２分の１ダイナミツク分周器の回路に関する。
２分の１ダイナミツク分周器の回路に関する。
〔従来技術）
ダイナミツク分周器は、構成素子数が少なく、
消費電力も小さいという利点を持つが、印加クロ
ツク信号が停止すると、分周器の内部状態が変化
してしまい、特に分周器の動作をテストする場合
では、テスト方法に特別の注意を要する。これは
時計用ICにおいて論理的に周波数調整を行なう
いわゆる論理緩急の動作をテストする場合におい
て特に問題となる。
消費電力も小さいという利点を持つが、印加クロ
ツク信号が停止すると、分周器の内部状態が変化
してしまい、特に分周器の動作をテストする場合
では、テスト方法に特別の注意を要する。これは
時計用ICにおいて論理的に周波数調整を行なう
いわゆる論理緩急の動作をテストする場合におい
て特に問題となる。
本発明はこのような問題点を解決するもので、
その目的とするところは、特定のタイミングでク
ロツクを停止しても内部状態が変化せず、さらに
論理緩急動作に適したセツト動作を行なうことが
できる２分の１ダイナミツク分周器を提供するこ
とにある。
その目的とするところは、特定のタイミングでク
ロツクを停止しても内部状態が変化せず、さらに
論理緩急動作に適したセツト動作を行なうことが
できる２分の１ダイナミツク分周器を提供するこ
とにある。
本発明の分周器は、従来の２分の１ダイナミツ
ク分周器にＰチヤネルMOSエンハンスメント型
FET1個、ＮチヤネルMOSエンハンスメント型
FET2個を付加することにより、クロツク信号の
特定のタイミングで、クロツク信号を停止しても
内部状態が変化せず、さらに論理緩急動作に適し
たSet付のダイナミツク分周器を実現できること
を特徴とする。
ク分周器にＰチヤネルMOSエンハンスメント型
FET1個、ＮチヤネルMOSエンハンスメント型
FET2個を付加することにより、クロツク信号の
特定のタイミングで、クロツク信号を停止しても
内部状態が変化せず、さらに論理緩急動作に適し
たSet付のダイナミツク分周器を実現できること
を特徴とする。
以下、本発明について図面に従つて詳細に説明
する。第１図が本発明の回路である。Ｐチヤネル
トランジスタ１，２，４，５，７，８とＮチヤネ
ルトランジスタ３，６，９，１０のソース、ドレ
イン端子がそれぞれ縦続接続され、各Ｐチヤネ
ル、Ｎチヤネルトランジスタの接続点が次段のト
ランジスタのゲートと接続され閉回路を構成し、
クロツク信号１０１を２分の１に分周する。他方
Ｎチヤネルトランジスタ１２はソースが電源に、
ドレインが、分周器の第３の端子Vc１８に接続
され、ゲートは第１の端子VA１６と接続される。
Ｎチヤネルトランジスタ１３はソースが電源端子
にドレインは第１の端子VA１６に接続され、ゲ
ートは、Set端子１０２となる。Ｐチヤネルトラ
ンジスタ１１はソースが電源端子に、ドレインが
第３の端子Vc１８と接続され、ゲートにはSet端
子１０２の反転信号が印加されている。
する。第１図が本発明の回路である。Ｐチヤネル
トランジスタ１，２，４，５，７，８とＮチヤネ
ルトランジスタ３，６，９，１０のソース、ドレ
イン端子がそれぞれ縦続接続され、各Ｐチヤネ
ル、Ｎチヤネルトランジスタの接続点が次段のト
ランジスタのゲートと接続され閉回路を構成し、
クロツク信号１０１を２分の１に分周する。他方
Ｎチヤネルトランジスタ１２はソースが電源に、
ドレインが、分周器の第３の端子Vc１８に接続
され、ゲートは第１の端子VA１６と接続される。
Ｎチヤネルトランジスタ１３はソースが電源端子
にドレインは第１の端子VA１６に接続され、ゲ
ートは、Set端子１０２となる。Ｐチヤネルトラ
ンジスタ１１はソースが電源端子に、ドレインが
第３の端子Vc１８と接続され、ゲートにはSet端
子１０２の反転信号が印加されている。
第２図には、クロツク信号２１０を第１の端子
VA２０２の立上り又は第２の端子VB２０３の立
下りで停止した時の様子を示している。ここで破
線部はその電位がダイナミツクホールドされてい
ることを示す。Set信号２０５はLowレベルであ
り、トランジスタ１１と１３は共にオフであり、
トランジスタ１２が第１の端子VA１６の制御を
受ける。さて、第１の端子VA２０２が立上ると
トランジスタ１２はオンし第３の端子Vc２０４
の電位を強制的にLowとする。この時、第１の
端子VA２０２の電位と第２の端子VB２０３の電
位はダイナミツクホールドしていない電位High
及びLowであるので、この状態でクロツク信号
２０１をLowに保つたまま停止しても内部状態
は変わらない。次にクロツク信号２０１をHigh
とすると第１の端子VA２０２の電位はLowとな
るため、トランジスタ１２はオフし通常の分周動
作となる。
VA２０２の立上り又は第２の端子VB２０３の立
下りで停止した時の様子を示している。ここで破
線部はその電位がダイナミツクホールドされてい
ることを示す。Set信号２０５はLowレベルであ
り、トランジスタ１１と１３は共にオフであり、
トランジスタ１２が第１の端子VA１６の制御を
受ける。さて、第１の端子VA２０２が立上ると
トランジスタ１２はオンし第３の端子Vc２０４
の電位を強制的にLowとする。この時、第１の
端子VA２０２の電位と第２の端子VB２０３の電
位はダイナミツクホールドしていない電位High
及びLowであるので、この状態でクロツク信号
２０１をLowに保つたまま停止しても内部状態
は変わらない。次にクロツク信号２０１をHigh
とすると第１の端子VA２０２の電位はLowとな
るため、トランジスタ１２はオフし通常の分周動
作となる。
以上の様に第１の端子VA２０２の立上りすな
わち第２の端子VB２０３の立下りでクロツク信
号２０１を停止すれば、内部状態は不変であり、
あたかもスタテイツク分周器の如き動作を示す。
わち第２の端子VB２０３の立下りでクロツク信
号２０１を停止すれば、内部状態は不変であり、
あたかもスタテイツク分周器の如き動作を示す。
第３図にはSet動作のタイミンクチヤートを示
す。第３図においてSet信号２０５を第１の端子
VA２０２の立上りすなわち第２の端子VB２０３
の立下り時に微分パルス的にHighとすると、ト
ランジスタ１１と１３がオンし、第１の端子VA
２０２と第３の端子Vc２０４の電位をそれぞれ
強制的にLow及びHighとする。すると第２の端
子VB２０３の電位は分周器の内部状態が変化し
てLowからHighとなる。従つてクロツク信号の
２周期分内部状態が変化したことになる。この様
なSet信号のかけ方は特に時計用集積回路におけ
る論理緩急において用いられる。もちろんSet動
作による電源間の直流パスは存在しない。これは
例えば第１図においてトランジスタ１１と１３が
オンした時、トランジスタ２はクロツク信号１０
１がLowのためトランジスタ１０はオフしてい
るので、第３の端子Vc１８の電位はHighとな
り、その結果トランジスタ２がオフするためであ
る。従つて消費電流が増加する心配は不要であ
る。
す。第３図においてSet信号２０５を第１の端子
VA２０２の立上りすなわち第２の端子VB２０３
の立下り時に微分パルス的にHighとすると、ト
ランジスタ１１と１３がオンし、第１の端子VA
２０２と第３の端子Vc２０４の電位をそれぞれ
強制的にLow及びHighとする。すると第２の端
子VB２０３の電位は分周器の内部状態が変化し
てLowからHighとなる。従つてクロツク信号の
２周期分内部状態が変化したことになる。この様
なSet信号のかけ方は特に時計用集積回路におけ
る論理緩急において用いられる。もちろんSet動
作による電源間の直流パスは存在しない。これは
例えば第１図においてトランジスタ１１と１３が
オンした時、トランジスタ２はクロツク信号１０
１がLowのためトランジスタ１０はオフしてい
るので、第３の端子Vc１８の電位はHighとな
り、その結果トランジスタ２がオフするためであ
る。従つて消費電流が増加する心配は不要であ
る。
尚、第１図においてトランジスタ１と２のゲー
ト配線をそれぞれ入れ替えても動作に何ら影響は
与えない。これはトランジスタ４と５，７，８，
９と１０においても同様である。またトランジス
タ１１と１３のゲートにはそれぞれ逆位相の信号
が印加されればよいので、特にインバーターに限
定されない。
ト配線をそれぞれ入れ替えても動作に何ら影響は
与えない。これはトランジスタ４と５，７，８，
９と１０においても同様である。またトランジス
タ１１と１３のゲートにはそれぞれ逆位相の信号
が印加されればよいので、特にインバーターに限
定されない。
以上述べたように本発明によれば、３個のトラ
ンジスタにより、特に論理緩急に最適なSet動作
を行なう低消費電流の分周器を提供することがで
きる。また特定のタイミングでクロツク信号を停
止しても内部状態が不変のSet付ダイナミツク分
周器を提供することができるため、動作テスト時
においては、通常のスタテイツク分周器と同様の
扱いをすることができ、その効果は大きい。
ンジスタにより、特に論理緩急に最適なSet動作
を行なう低消費電流の分周器を提供することがで
きる。また特定のタイミングでクロツク信号を停
止しても内部状態が不変のSet付ダイナミツク分
周器を提供することができるため、動作テスト時
においては、通常のスタテイツク分周器と同様の
扱いをすることができ、その効果は大きい。
第１図は本発明の回路図。第２図はクロツク信
号を停止した時の動作タイミング図。第３図は
Set動作時のタイミング図。 １４……反転器、１５……電源、１７……第２
の端子VB。
号を停止した時の動作タイミング図。第３図は
Set動作時のタイミング図。 １４……反転器、１５……電源、１７……第２
の端子VB。
１ 入力情報に含まれたクロツク信号を抽出する
様に構成された位相制御ループが正しく同期した
時に出力する周波数信号と同一の周波数信号を発
生する基準周波数発生手段と、前記基準周波数発
生手段の出力周波数と前記位相制御ループの出力
周波数の差を検出する周波数引算手段と、前記周
波数引算手段の出力周波数を電圧に変換する周波
数−電圧変換手段と、前記周波数−電圧変換手段
の出力信号を基準電圧と比較する比較手段とを備
えたことを特徴とする位相制御ループの擬似同期
検出装置。 ２ 周波数引算手段をＤフリツプフロツプ回路を
用いてデジタル的に演算させるようにしたことを
特徴とする特許請求の範囲第１項記載の位相制御
ループの疑似同期検出装置。 ３ 比較手段に２つのレベルの範囲を検出するウ
インドウコンパレータを用いたことを特徴とする
特許請求の範囲第１項または第２項記載の位相制
御ループの疑似同期検出装置。
様に構成された位相制御ループが正しく同期した
時に出力する周波数信号と同一の周波数信号を発
生する基準周波数発生手段と、前記基準周波数発
生手段の出力周波数と前記位相制御ループの出力
周波数の差を検出する周波数引算手段と、前記周
波数引算手段の出力周波数を電圧に変換する周波
数−電圧変換手段と、前記周波数−電圧変換手段
の出力信号を基準電圧と比較する比較手段とを備
えたことを特徴とする位相制御ループの擬似同期
検出装置。 ２ 周波数引算手段をＤフリツプフロツプ回路を
用いてデジタル的に演算させるようにしたことを
特徴とする特許請求の範囲第１項記載の位相制御
ループの疑似同期検出装置。 ３ 比較手段に２つのレベルの範囲を検出するウ
インドウコンパレータを用いたことを特徴とする
特許請求の範囲第１項または第２項記載の位相制
御ループの疑似同期検出装置。
Claims (1)
- を入力してなることを特徴とする分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220923A JPS60113527A (ja) | 1983-11-24 | 1983-11-24 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220923A JPS60113527A (ja) | 1983-11-24 | 1983-11-24 | 分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60113527A JPS60113527A (ja) | 1985-06-20 |
| JPH0557773B2 true JPH0557773B2 (ja) | 1993-08-24 |
Family
ID=16758663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58220923A Granted JPS60113527A (ja) | 1983-11-24 | 1983-11-24 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113527A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012497A (en) * | 1990-01-25 | 1991-04-30 | David Sarnoff Research Center, Inc. | High speed frequency divider circuit |
-
1983
- 1983-11-24 JP JP58220923A patent/JPS60113527A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60113527A (ja) | 1985-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880608A (en) | Pulsed domino latches | |
| JP3229164B2 (ja) | ラッチ回路 | |
| CA2014532C (en) | Display device driving circuit | |
| JPS6216478B2 (ja) | ||
| KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
| JP2000174606A (ja) | Ｍｏｓトランジスタ出力回路 | |
| JPH03192915A (ja) | フリップフロップ | |
| JP2518810B2 (ja) | 半導体集積回路装置 | |
| JPH0557773B2 (ja) | ||
| US3832578A (en) | Static flip-flop circuit | |
| US4617476A (en) | High speed clocked, latched, and bootstrapped buffer | |
| JPH0546113A (ja) | 半導体集積回路 | |
| JPH0512888B2 (ja) | ||
| KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
| JP2690604B2 (ja) | 半導体集積回路 | |
| KR0167225B1 (ko) | 클럭신호 동기회로 | |
| KR200236494Y1 (ko) | 입출력 버퍼 | |
| JPS61172430A (ja) | 擬似フリツプフロツプ | |
| JPH04104511A (ja) | クロック制御回路 | |
| SU741470A1 (ru) | Дешифратор адреса | |
| JPH0590913A (ja) | ダイナミツク型フリツプフロツプ回路 | |
| SU395904A1 (ru) | Разряд регистра | |
| JPH05108562A (ja) | 半導体集積回路装置 | |
| JPS60227519A (ja) | 論理回路装置 | |
| JPH0374417B2 (ja) |