JPH0557930U - ロータリーエンコーダの出力保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 短絡状態が発生しても出力段が破壊されない
ようにしたロータリーエンコーダの出力保護回路を提供
する。 【構成】 ＰＮＰ型の第１の出力トランジスタ（Ｔｒ
１）と、第１の出力トランジスタのベースと電源の正極
端子との間に接続された第１の過電流検出トランジスタ
（Ｔｒ３）と、第１の出力トランジスタに直列に接続さ
れ、その接続点から出力が導かれるｎｐｎ型の第２の出
力トランジスタ（Ｔｒ２）と、第２の出力トランジスタ
のベースと電源の負極端子との間に接続された第２の過
電流検出トランジスタ（Ｔｒ４）とを有する。第１又は
第２の出力トランジスタ（Ｔｒ１）に過電流が流れたと
きは第１又は第２の過電流検出トランジスタが動作し、
かつその出力トランジスタのコレクタ電位が抵抗を介し
て過電流検出トランジスタのベース及び出力トランジス
タのエミッタに正帰還してその出力トランジスタのコレ
クタ電流に制限が加えられ、過電流が流れるのが阻止で
きる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はロータリーエンコーダの出力保護回路、特にその出力回路として用い られるプッシュプル出力回路の保護回路に関する。

【０００２】

【従来の技術及び考案が解決しようとする課題】

図４はプッシュプル出力回路及びその等価回路を示す回路図である。図示のよ うに、出力段に２個のトランジスタＴｒ１１，Ｔｒ１２が直列に接続され、この トランジスタが交互にオンすることにより、出力電流は流れ込み及び流れ出しの 両方向に流れる。このため、出力端子が他の出力と短絡したり、電源の正極端子 側又は負極端子側に短絡すると、出力段のトランジスタが破壊してしまうという 問題点があった。

【０００３】 本考案は、このような問題点を解決するためになされたものであり、上記のよ うな短絡があっても出力段が破壊されないようにしたロータリーエンコーダの出 力保護回路を提供することを目的とする。

【０００４】

【課題を解決するための手段】

本考案に係るロータリーエンコーダの出力保護回路は、ＰＮＰ型の第１の出力 トランジスタ（Ｔｒ１）と、第１の出力トランジスタのベースと電源の正極端子 側との間に接続された第１の過電流検出トランジスタ（Ｔｒ３）と、第１の出力 トランジスタのエミッタと電源の正極端子側との間に接続された第１の抵抗（Ｒ １）と、第１の過電流検出トランジスタのベースと電源の正極端子側に接続され た第２の抵抗（Ｒ３）と、第１の出力トランジスタのエミッタと第１の過電流検 出トランジスタのベースとの間に接続された第３の抵抗（Ｒ４）と、第１の出力 トランジスタのコレクタと第１の過電流検出トランジスタのベースとの間に接続 された第４の抵抗（Ｒ５）とを有する。 更に、ロータリーエンコーダの出力保護回路は、第１の出力トランジスタに直 列に接続され、その接続点から出力が導かれるｎｐｎ型の第２の出力トランジス タ（Ｔｒ２）と、第２の出力トランジスタのベースと電源の負極端子側との間に 接続された第２の過電流検出トランジスタ（Ｔｒ４）と、第２の出力トランジス タのエミッタと電源の負極端子側との間に接続された第５の抵抗（Ｒ７）と、第 ２の過電流検出トランジスタのベースと電源の負極端子側との間に接続された第 ６の抵抗（Ｒ９）と、第２の出力トランジスタのエミッタと第２の過電流検出ト ランジスタのベースとの間に接続された第７の抵抗（Ｒ１０）と、第２の出力ト ランジスタのコレクタと第２の過電流検出トランジスタのベースとの間に接続さ れた第８の抵抗（Ｒ１１）とを有する。 また、本発明に係るロータリーエンコーダの出力保護回路は、第１の出力トラ ンジスタと第２の出力トランジスタとの間に直列に順方向に接続された２個のダ イオード（Ｄ１，Ｄ２）を有し、この２個のダイオードの接続点から出力が導か れる。

【０００５】

【作用】

本考案においては、例えば第２の出力トランジスタが駆動された場合には負荷 に応じてそのエミッタ電流が増加する。そして、例えば第５の抵抗の両端電圧が 上昇して第２の過電流検出トランジスタが駆動し始めると、第２の出力トランジ スタのベース電流が小さくなり、更に、第２の出力トランジスタのコレクタ電位 が上昇し、第８の抵抗を介して第２の過電流出トランジスタのベースに正帰還し 、第２の出力トランジスタのコレクタ電流が更に制約を受ける。このため、出力 端子が電源と短絡しても過電流が流れるのが阻止される。 また、本考案においては、電源が逆極性に接続された場合には、２個のダイオ ード（Ｄ１，Ｄ２）が出力トランジスタ等を保護する。

【０００６】

【実施例】

図１は本考案の一実施例のロータリエンコーダの出力保護回路の回路図である 。この出力保護回路においては、トランジスタＴｒ１とＴｒ２とはダイオードＤ １，Ｄ２を介して直列に接続されている。このダイオードＤ１とＤ２との接続点 から出力端子ＯＵＴが導かれている。トランジスタＴｒ１のエミッタは抵抗Ｒ１ を介して電源の正極側に接続されており、トランジスタＴｒ２のエミッタは抵抗 Ｒ７を介して電源の接地側に接続されている。トランジスタＴｒ１のエミッタと ベースとの間に抵抗Ｒ２が接続され、このエミッタは抵抗Ｒ４を介してトランジ スタＴｒ３のベースに接続されている。電源の正極側とトランジスタＴｒ３のベ ースとの間に、抵抗Ｒ３とコンデンサＣ１が並列接続されいている。トランジス タＴｒ３のベースとトランジスタＴｒ１のコレクタとの間に抵抗Ｒ５が接続され ている。トランジスタＴｒ３のコレクタはトランジスタＴｒ５のコレクタに抵抗 Ｒ６を介して接続され、トランジスタＴｒ５のエミッタは接地されている。

【０００７】 トランジスタＴｒ２のエミッタとベースとの間に抵抗Ｒ８が接続され、このエ ミッタは抵抗Ｒ１０を介してトランジスタＴｒ４のベースに接続されている。接 地側とトランジスタＴｒ４のベースとの間に、抵抗Ｒ９コンデンサＣ２が並列接 続されいている。トランジスタＴｒ４のベースとトランジスタＴｒ２のコレクタ との間に抵抗Ｒ１１が接続されている。トランジスタＴｒ４のエミッタは接地さ れており、また、トランジスタＴｒ４のコレクタはトランジスタＴｒ６のコレク タと接続されると共に、抵抗Ｒ１２を介して電源の正極端子側に接続されている 。更に、トランジスタＴｒ１のコレクタと電源の正極端子側との間にツェナーダ イオードＺＤ１が接続され、トランジスタＴｒ２のコレクタと接地側との間にツ ェナーダイオードＺＤ２が接続されている。

【０００８】 図２は図１の回路のトランジスタＴｒ２側の回路を抽出した回路図である。例 えば図１のトランジスタＴｒ６が駆動されておらす、抵抗Ｒ１２を介してトラン ジスタＴｒ２にベース電流が供給されている状態に着目してその動作を説明する 。 トランジスタＴｒ２はオン状態にあり、そのコレクターエミッタ間は飽和状態 にありその電圧ＶＣＥは「０」Ｖになっているものとする。その時、トランジス タＴｒ２のエミッタ電流ｉは出力端子に接続された負荷（図示せず）及びそれに 印加される電圧に対応した大きさになる。

【０００９】 図３は図２の回路の出力残り電圧Ｖｉ（コレクタ電圧）と出力電流ｉ（エミッ タ電流）との関係を示した特性図である。図示のように、トランジスタＴｒ２の エミッタ電流ｉが増加するに従ってそのコレクタの電位Ｖｉは上昇する。そして 、Ａ点に到達した時のトランジスタＴｒ４のベース・エミッタ間電圧ＶＢＥは０ ．６Ｖになったものとすると、トランジスタＴｒ２のエミッタ電流ｉは次式によ り近似される。

【００１０】

【数１】 ここで、Ｒｓ＝１５Ω Ｒ１＝８２ＫΩ Ｒ２＝４．７ＫΩ Ｒ３＝２．２ＫΩ とすると、ｉ＝５８．７ｍＡとなる。つまり、このエミッタ電流ｉがＡ点に達 すると、トランジスタＴｒ４がオン動作を開始し始める。このトランジスタＴｒ ４のオン動作の開始により、トランジスタＴｒ２のベース電流が減少し、負荷抵 抗が小さくなってもそれ以上はエミッタ電流ｉが流れなくなる。

【００１１】 図３のＢ点は出力端子ＯＵＴを電源に短絡した時の動作点であるが、この時の トランジスタＴｒ２のエミッタ電流ｉの大きさはその時の電源電圧によって変わ るが、それは次式により近似される。

【００１２】

【数２】

【００１３】 例えば２４Ｖ電源が出力端子ＯＵＴに短絡した状態では、Ｖ１＝２３．２Ｖ（ ダイオードＤ２の順方向電圧を０．８Ｖとする）となり、エミッタ電流ｉは上式 により１８．３ｍＡとなる。つまり、出力端子ＯＵＴが電源に短絡した状態であ っても、エミッタ電流ｉはこのような小さな値に押さえることができる。 なお、数２においてトランジスタＴｒ４に流れるベース電流は無視されている がそれは次の理由による。 Ｂ点においてトランジスタＴｒ２に流れるコレクタ電流は１０数ｍＡ〜数十ｍ Ａ程度であり、トランジスタＴｒ２のベース電流はコレクタ電流／トランジスタ 増幅率となり数百μＡ程度である。従って、トランジスタＴｒ４のコレクタ電流 は数百μＡより少なくなり、そのベース電流は数μＡとなり、数２においてベー ス電流を無視しても許容範囲内に入っている。

【００１４】 なお、上述の動作説明はトランジスタＴｒ２の例であるが、トランジスタＴｒ １の場合も全く同様である。 ところで、図１のダイオードＤ１，Ｄ２は極性を反対にして接続された場合に トランジスタＴｒ１，Ｔｒ２が破壊されるのを防止する機能を有し、ツェナーダ イオードＺＤ１，ＺＤ２はノイズ対策や、トランジスタＴｒ１，Ｔｒ２の破壊防 止をする機能を有する。また、抵抗Ｒ２，Ｒ８はトランジスタＴｒ１，Ｔｒ２の オフ動作を速める機能を有する。

【００１５】

【考案の効果】

以上のように本考案によれば、過電流が流れたときは過電流検出トランジスタ が動作し、かつ出力トランジスタのコレクタ電位を抵抗を介して過電流検出トラ ンジスタのベースに正帰還してその出力トランジスタのコレクタ電流に制限を加 えるようにしたので、過電流が流れるのが阻止できる。また、電源が逆極性に接 続された場合には直列されたダイオードが出力トランジスタ等を保護する。

【図面の簡単な説明】

【図１】本考案の一実施例のロータリーエンコーダの出
力保護回路の回路図である。

【図２】図１の一部を抽出した回路図である。

【図３】図２の回路図の動作特性を示すＶｉ−ｉ特性図
である。

【図４】プッシュプル出力回路及びその等価回路図であ
る。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 ＰＮＰ型の第１の出力トランジスタ（Ｔ
   ｒ１）と、該第１の出力トランジスタのベースと電源の
   正極端子側との間に接続された第１の過電流検出トラン
   ジスタ（Ｔｒ３）と、前記第１の出力トランジスタのエ
   ミッタと電源の正極端子側との間に接続された第１の抵
   抗（Ｒ１）と、前記第１の過電流検出トランジスタのベ
   ースと電源の正極端子側に接続された第２の抵抗（Ｒ
   ３）と、前記第１の出力トランジスタのエミッタと前記
   第１の過電流検出トランジスタのベースとの間に接続さ
   れた第３の抵抗（Ｒ４）と、前記第１の出力トランジス
   タのコレクタと前記第１の過電流検出トランジスタのベ
   ースとの間に接続された第４の抵抗（Ｒ５）と、 前記第１の出力トランジスタに直列に接続されたｎｐｎ
   型の第２の出力トランジスタ（Ｔｒ２）と、該第２の出
   力トランジスタのベースと電源の負極端子側との間に接
   続された第２の過電流検出トランジスタ（Ｔｒ４）と、
   前記第２の出力トランジスタのエミッタと電源の負極端
   子側との間に接続された第５の抵抗（Ｒ７）と、前記第
   ２の過電流検出トランジスタのベースと電源の負極端子
   側との間に接続された第６の抵抗（Ｒ９）と、前記第２
   の出力トランジスタのエミッタと前記第２の過電流検出
   トランジスタのベースとの間に接続された第７の抵抗
   （Ｒ１０）と、前記第２の出力トランジスタのコレクタ
   と前記第２の過電流検出トランジスタのベースとの間に
   接続された第８の抵抗（Ｒ１１）とを有し、 前記第１の出力トランジスタ及び前記第２のトランジス
   タが交互に駆動され、両出力トランジスタの間から出力
   が導かれるロータリーエンコーダの出力保護回路。
2. 【請求項２】 前記第１の出力トランジスタと前記第２
   の出力トランジスタとの間に直列に順方向に接続された
   ２個のダイオード（Ｄ１，Ｄ２）を有し、この２個のダ
   イオードの接続点から出力が導かれる請求項１記載のロ
   ータリーエンコーダの出力保護回路。