JPH01102651A - 診断方式 - Google Patents

診断方式

Info

Publication number
JPH01102651A
JPH01102651A JP62260579A JP26057987A JPH01102651A JP H01102651 A JPH01102651 A JP H01102651A JP 62260579 A JP62260579 A JP 62260579A JP 26057987 A JP26057987 A JP 26057987A JP H01102651 A JPH01102651 A JP H01102651A
Authority
JP
Japan
Prior art keywords
registers
register
odd
data
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62260579A
Other languages
English (en)
Inventor
Hiroshi Takahashi
弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62260579A priority Critical patent/JPH01102651A/ja
Publication of JPH01102651A publication Critical patent/JPH01102651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 診断方式、特に演算処理装置のレジスタの動作状態を診
断する診断方式に関し、 二重化されたレジスタのうち一方のレジスタの動作状態
を診断する診断モード中は、二重化されたレジスタの内
容が不一致の場合でも上位装置への異常検出の不要な通
知を防止すると共に上位装置の不要な処理時間を短縮す
ることを目的とし、常に同一データを供給される二重化
されたレジスタと、各レジスタに格納されたデータに対
して奇偶検査を行なう奇偶検査回路と、該奇偶検査回路
による奇偶検査の結果出力データに誤りがないと判別さ
れたレジスタの出力データを有効とするマルチプレクサ
とよりなる演算処理装置の診断方式であって、該二重化
されたレジス、りの出力データの全ビットを比較し、不
一致の場合は異常検出信号を出力する比較手段を有する
診断方式において、該二重化されたレジスタのうち一方
のレジスタに対して診断用のデータを書き込んだ後読み
出して該一方のレジスタの動作状態を診断する診断モー
ド中は該比較手段からの異常検出信号の出力を停止する
停止手段を備えるように構成する。
〔産業上の利用分野〕
本発明は診断方式、特に演算処理装置のレジスタの動作
状態を診断する診断方式に関する。
演算処理装置は、その信頼性、可用性及び保全性(RA
S:Re1iability、Availabilit
y andSerViC(3ability)の面で優
れていることが要求される。そこで、演算処理装置と己
ては、システムダウンが生じないように無停止装置であ
ることが望ましい。
〔従来の技術〕
無停止装置を実現する方法として、二重化されたレジス
タを用いる方式が考えられる。第3図は、この考えられ
る方式の原理説明図であり、この方式を用いた考えられ
る演算処理装置の要部を示す。
レジスタ41.42には、同一のデータが上位装置より
書き込まれ、読み出されたデータは比較回路43と対応
する奇偶検査(パリティチエツク)回路44.45とマ
ルチプレクサ46とに供給される。レジスタ41.42
に書き込まれるデータには奇偶検査ビットが含まれてい
るので、奇偶検査の結果ビット誤りを有するデータはマ
ルチプレクサ46から出力されないように奇偶検査回路
44.45によりマルチプレクサ46を制御する。
これにより、レジスタ41.42のうち一方のレジスタ
が正常には動作不可能であっても他方のレジスタを使用
することにより無停止装置を実現し得る。なお、レジス
タ41.42のうち一方をマスター側レジスタ、他方を
スレーブ側レジスタとしておくことにより、奇偶検査の
結果どちらのレジスタ41,42の出力データにもビッ
ト誤りがない場合はマルチプレクサ46がマスター側レ
ジスタの出力データを選択出力する構成とされる。
しかし、レジスタ41(又は42)の出力データに例え
ば2ビット誤りが存在する場合は、ビット誤りがあるに
もかかわらず奇偶検査回路44(又は45)は2ビット
誤りを検出できない。そこで、比較回路43は、レジス
タ41.42の出力データの全てのビットを比較して、
不一致が生じると上位袋@(図示せず)に異常検出信号
を送出して異常が検出されたことを通知する。
上記の如き、異常が検出された後の診断モードでは、レ
ジスタ41.42のうち一方のレジスタに対して診断用
のデータを外部監視装置より書き込んだ後読み出してこ
の一方のレジスタの動作状態を診断する。これにより、
この考えられる診断方式の信頼性が向上する。
〔発明が解決しようとする問題点〕
しかし、比較回路43は常にレジスタ41゜42の出力
データの全ビットを比較しているため、上記診断モード
でも比較が行なわれている。ところが、診断モードでは
一方のレジスタに対して診断用のデータを外部監視装置
より占ぎ込んだ後読み出すので、当然のことながらレジ
スタ41゜42の出力データの全てのビットを比較する
と不一致が生じて異常検出信号が上位装置に送出されて
しまう。このため、上位装置は、異常検出の通知を受け
ると診断モード中であるか否かの判別を行ない、診断モ
ード中であれば異常検出の通知を無視するといった実際
には不要な処理時間を必要とするという問題を生じる。
本発明は、二重化されたレジスタのうち一方のレジスタ
の動作状態を診断する診断モード中は、二重化されたレ
ジスタの内容が不一致の場合でも上位装置への異常検出
の不要な通知を防止すると共に上位装置の不要な処理時
間を短縮することのできる診断方式を提供することを目
的とする。
〔問題点を解決するための手段〕
第1図は、本発明の原理説明図である。
同図中、“本発明方式が適用される演算処理装置は、常
に同一データを供給される二重化されたレジスタ1,2
と、各レジスタ1.2に格納されたデータに対して奇偶
検査を行なう奇偶検査回路3゜4と奇偶検査回路3.4
による奇偶検査の結果出力データに誤りがないと判別さ
れたレジスタの出力データを有効とするマルチプレクサ
5とよりなる。
6は、二重化されたレジスタ1,2の出力データの全ビ
ットを比較して不一致の場合は異常検出信号を出力する
比較手段であり、7は停止手段である。
〔作用〕
停止手段7は、二重化されたレジスタ1.2のうち一方
のレジスタに対して診断用のデータを書き込んだ後読み
出してこの一方のレジスタの動作状態を診断する診断モ
ード中は、比較手段6からの異常検出信号の出力を停止
する。
従って、診断モード中は、二重化されたレジスタ1.2
の内容が不一致の場合でも上位装置への異常検出の不要
な通知を防止することができると共に上位装置の不要な
処理時間を短縮することが可能となる。
〔実施例〕
第2図は、本発明方式を適用された演算処理装置の一実
施例を示す。同図中、11.12はレジスタ、13は比
較回路、14.15は奇偶検査回路、16はマルチプレ
クサ、17は外部監視装置、18はフリップ70ツブ、
19はアンド回路である。なお、レジスタ11,12、
比較回路13、奇偶検査回路14.15、マルチプレク
サ16は夫々第3図のレジスタ41.42、比較回路4
3、奇偶検査回路44,45、マルチプレクサ46に対
応している。
フリップフロップ18は、上位装置(図示せず)がレジ
スタ11.12に書き込み及び読み出しを行なっている
間はオンとされ、外部監視装置17がレジスタ11.1
2に書き込み及び読み出しを行なっている間はオフとさ
れる。
先ず、上位装置がレジスタ11.12をアクセスする場
合について説明する。上位装置からレジスタ11.12
に同一のデータが書き込まれた後読み出されると、奇偶
検査回路14.15は奇偶検査を行なう。奇偶検査の結
果ビット誤りを有するデータはマルチプレクサ16から
出力されないように、奇偶検査回路14.15によりマ
ルチプレクサ16を制御する。これにより、レジスタ1
1.12のうち一方のレジスタが正常には動作不可能で
あっても他方のレジスタを使用することにより無停止装
置を実現し得る。又、レジスタ11.12の一方をマス
ター側レジスタ、他方をスレーブ側レジスタとされてお
り、奇偶検査の結果どちらのレジスタ11.12の出力
データにもビット誤りがない場合はマルチプレクサ16
がマスター側レジスタの出力データを選択出力する。
他方、比較回路13は、レジスタ11.12の出力デー
タの全てのビットを比較して、不一致が生じるとオンで
あるフリップフロップ18よりハイレベル信号を供給さ
れているアンド回路19を介して上位装置に異常検出信
号を送出して異常が検出されたことを通知する。
次に外部監視装置17がレジスタ11.12をアクセス
する診断モードについて説明する。上位装置がレジスタ
11.12をアクセスしている間に比較回路13より異
常が通知されると、診断モードにより異常が検出された
レジスタ11.12のうち一方のレジスタに対して診断
用のデータを外部監視装置17より書き込んだ後に読み
出してこの一方のレジスタの動作状態を診断する。この
際、外部監視装置17はマルチプレクサ16に制御信号
を供給して、上記一方のレジスタの出力データを選択出
力せしめる。又、診断モードで″は、オフとされている
フリップフロップ18よりローレベル信号がアンド回路
19に供給されている。
このため、比較回路13が異常検出信号を出力しても、
アンド回路19は異常検出信号が上位装置へ送出される
ことを防止する。
従って、本実施例によれば、診断モード中に異常検出が
上位装置へ通知されることはない。この結果、上位装置
は異常検出の通知を受けると診断モードであるか否かの
判別を行ない、診断モード中であれば異常検出の通知を
無視するといった実際には不要な処理時間を短縮するこ
とができる。
なお、本実施例では、第1図の停止手段7はフリップフ
ロップ18とアンド回路19とで構成されているが、停
止手段7はこれに限定されるものではない。例えば、停
止手段7としては診断モード中比較回路13を非動作状
態に制御する構成でも良い。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
〔発明の効果〕
本発明によれば、二重化されたレジスタの出力データの
全ビットを比較して不一致の場合は異常検出信号を出力
する比較手段を有する診断方式において、二重化された
レジスタのうち一方のレジスタに対して診断用のデータ
を書き込んだ後読み出して前記一方のレジスタの動作状
態を診断する診断モード中は比較手段からの異常検出信
号の出力を停止する停止手段を備えているので、診断モ
ード中は二重化されたレジスタの内容が不一致の場合で
も上位装置への異常検出の不要な通知を防止し得、上位
装置の不要な処理時間を短縮することができ、実用的に
は極めて有用である。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明方式を適用された演算処理装置の一実施
例を示すブロック図、 第3図は考えられる診断方式の原理説明図である。 第1図及び第2図において、 1.2はレジスタ、 3.4は奇偶検査回路、 5はマルチプレクサ、 6は比較手段、 7は停止手段、 11.12はレジスタ 13は比較回路、 14.15は奇偶検査回路、 16はマルチプレクサ、 17は外部監視装置、 18はフリップフロップ、 19はアンド回、路 を示す。 肴、v t)れる書ト齢牟オ〕へのづとβ配を紮アll
q第a図

Claims (1)

  1. 【特許請求の範囲】 常に同一データを供給される二重化されたレジスタ(1
    、2)と、 各レジスタに格納されたデータに対して奇偶検査を行な
    う奇偶検査回路(3、4)と、 該奇偶検査回路による奇偶検査の結果出力データに誤り
    がないと判別されたレジスタの出力データを有効とする
    マルチプレクサ(5)とよりなる演算処理装置の診断方
    式であって、 該二重化されたレジスタの出力データの全ビットを比較
    し、不一致の場合は異常検出信号を出力する比較手段(
    6)を有する診断方式において、該二重化されたレジス
    タのうち一方のレジスタに対して診断用のデータを書き
    込んだ後読み出して該一方のレジスタの動作状態を診断
    する診断モード中は該比較手段からの異常検出信号の出
    力を停止する停止手段(7)を備えたことを特徴とする
    診断方式。
JP62260579A 1987-10-15 1987-10-15 診断方式 Pending JPH01102651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62260579A JPH01102651A (ja) 1987-10-15 1987-10-15 診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62260579A JPH01102651A (ja) 1987-10-15 1987-10-15 診断方式

Publications (1)

Publication Number Publication Date
JPH01102651A true JPH01102651A (ja) 1989-04-20

Family

ID=17349910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62260579A Pending JPH01102651A (ja) 1987-10-15 1987-10-15 診断方式

Country Status (1)

Country Link
JP (1) JPH01102651A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158826A (ja) * 2006-12-25 2008-07-10 Sharp Corp 半導体集積回路
JP2010117813A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158826A (ja) * 2006-12-25 2008-07-10 Sharp Corp 半導体集積回路
JP2010117813A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム

Similar Documents

Publication Publication Date Title
JP2996440B2 (ja) データ処理システムの診断方式
JPS6235144B2 (ja)
JP3150571B2 (ja) 二重系切替方式
KR950012495B1 (ko) 메모리 진단장치 및 방법
JPH01102650A (ja) 診断方式
JPH05298193A (ja) メモリアクセス障害検出回路
JPH079636B2 (ja) バス診断装置
JPS62159258A (ja) Bus診断方式
JPH04239355A (ja) 電子ディスク装置
JP2890426B2 (ja) 情報処理装置
JP2871966B2 (ja) 障害検出回路検査システム
JPS63753A (ja) メモリエラ−訂正・検出回路の試験方式
JPS6113266B2 (ja)
JPH07334431A (ja) Fifoメモリ装置及びその信頼性向上方法
JPS61255441A (ja) 情報処理装置
JPS6132153A (ja) メモリ制御装置
JPH09152995A (ja) 計算機システム
JPS62137654A (ja) 二重化バスの制御方式
JPH01217655A (ja) 記憶装置の診断方式
JPS62139059A (ja) 二重化フアイル方法
JPS6250845B2 (ja)
JPH02150925A (ja) 故障検出回路の診断方式
JPS60173647A (ja) 情報処理装置のエラ−発生箇所検出方式
JPH0293954A (ja) マイクロプロセサ
JPH02287744A (ja) バスマスター装置