JPH0561792U

JPH0561792U - バー・グラフ表示回路

Info

Publication number: JPH0561792U
Application number: JP214592U
Authority: JP
Inventors: 伸有守
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1992-01-24
Filing date: 1992-01-24
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】部品点数を削減し、コスト減となる回路を実
現すること。【構成】ｎ個（ｎは整数）の発光素子Ｄを備え、入力
信号Ｖ_inの大きさに対応した数だけ点灯させてバー・グ
ラフ表示するバー・グラフ表示回路において、時分割制
御の基となるクロック信号ＣＬを発生するクロック発生
部１、クロック信号ＣＬをカウントし２進ｍビット（ｍ
は整数）のカウント信号Ｑを出力するカウンタ部２、カ
ウント信号Ｑをデコードしてｎ個の発光素子Ｄのうち対
応するものを選択駆動するデコード部３、カウント信号
Ｑに対応した基準電圧信号Ｖ_r を発生する比較電圧発生
部４、基準電圧Ｖ_r と入力信号Ｖ_inとを比較してｎ個の
発光素子Ｄの各々に比較信号を与える比較器Ｃを有する
バー・グラフ表示回路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＤＣ入力信号の電圧値を発光素子等によりバー・グラフ化して表示するバー・グラフ表示回路に関し、詳しくは、回路全体の部品点数を削減するように改良するものである。

【０００２】

【従来の技術】

図５は、ＤＣ入力電圧Ｖ_inに対し、その電圧値Ｖ_inに応じてｎ個の発光素子即ち発光ダイオードＤ₁ 〜Ｄ_n のうち対応する個数分だけ点灯させるバー・グラフ表示回路の一例である。この図において、一定の電源電圧Ｖは複数の抵抗素子によって複数の電圧に分圧され、これらの分圧された電圧値Ｖ₁ ，Ｖ₂ ，…，Ｖ_n （０＜Ｖ₁ ＜…＜Ｖ_n ＜Ｖ）は各々の比較器Ｃ₁ 〜Ｃ_n の（−）端子に与えられ、また、その（＋）端子にはＤＣ入力電圧Ｖ_inが与えられる。即ち、比較器Ｃ₁ 〜Ｃ_n は、（＋）端子入力が（−）端子入力より高い電圧である時に、その出力に接続された抵抗と発光ダイオードに電流を流し、対応する個数分、発光ダイオードを点灯させる。いま、入力電圧Ｖ_inがＶ_k ＜Ｖ_in＜Ｖ_k-1の時、比較器Ｃ₁ 〜Ｃ_n は、（＋）端子入力が（−）端子入力より高いので、発光ダイオードＤ₁ 〜Ｄ_k が点灯し、その他の発光ダイオードＤ_k+1〜Ｄ_n は点灯しない。このように入力電圧Ｖ_inの電圧値により、点灯する発光ダイオードの数が変わり、バー・グラフ表示回路を実現している。

【０００３】

【考案が解決しようとする課題】

以上のような構成の従来のバー・グラフ表示回路は、バー・グラフを構成する表示素子（発光ダイオード）の個数分、比較器が必要であり、表示素子を多くしようとすると、表示素子数分、比較器も増えるため、部品点数が多くなるとともにコスト高となる問題があった。

【０００４】本考案は、このような課題を解決したものであり、部品点数を削減し、コスト減となるバー・グラフ表示回路を実現することを目的とする。

【０００５】

【課題を解決するための手段】

このような目的を達成する本考案は、ｎ個（ｎは整数）の発光素子を備え、入力信号の大きさに対応した数だけ点灯させてバー・グラフ表示するバー・グラフ表示回路において、時分割制御の基となるクロック信号を発生するクロック発生部と、前記クロック信号をカウントし２進ｍビット（ｍは整数）のカウント信号を出力するカウンタ部と、前記カウント信号をデコードして前記ｎ個の発光素子のうち対応するものを選択駆動するデコード部と、前記カウント信号に対応した基準電圧信号を発生する比較電圧発生部と、前記基準電圧と前記入力信号とを比較して前記ｎ個の発光素子の各々に比較信号を与える比較器とを有するバー・グラフ表示回路である。

【０００６】

【作用】

本考案のバー・グラフ表示回路は、１個の比較器の出力にｎ個の発光素子が設置されていて、比較器の（−）端子に与えられる基準電圧が時分割にかつ段階的に大きくなり、これに応じて選択駆動する発光素子を順次切り換えていく。

【０００７】

【実施例】

以下、図面を用いて本考案を詳細に説明する。図１は、本考案を実施したバー・グラフ表示回路の構成を表すブロック図である。この図において、１個の比較器Ｃの（＋）端子に入力電圧Ｖ_inを与え、（−）端子に基準電圧Ｖ_r を与える。そして、比較器Ｃの出力側に、発光素子群Ｄ（発光ダイオードＤ₁〜Ｄ_n）を並列に接続する。更に、クロック発生部１は時分割制御の基となるクロック信号ＣＬを発生するブロックであり、カウンタ部２はこのクロック信号ＣＬをカウントしてカウント信号Ｑを出力するブロックである。また、デコーダ部３は、カウンタ部２の出力Ｑ（ｍ本の信号）を入力し、これをデコードして２^m 本の信号に変換するブロックである。この２^m 本の信号が２^m 個の発光ダイオードを備える発光素子群Ｄの中の１個の発光ダイオードを駆動する信号となる。比較電圧発生部４はカウンタ部２の出力Ｑを入力し、入力の値に対応した電圧Ｖ_r を発生するＤＡ変換器である。尚、比較器Ｃは、電圧Ｖ_rと入力電圧Ｖ_inを入力して発光ダイオードの点灯、非点灯を決定するものである。

【０００８】さて、このように構成した本考案のバー・グラフ表示回路の動作を図２のタイムチャート及び図３のグラフを用いて説明する。尚、この図の例は、ｍ＝３の場合である。デコーダ部３の出力はカウンタ部２の出力Ｑに依存し、８本の出力のうち１本がロウ・レベルとなり、このロウ・レベルの信号で発光ダイオード群Ｄ内の発光ダイオードを駆動する。また、比較電圧発生部４の出力電圧Ｖ_r は、デコーダ部３の出力Ｑ（１，２，３，…，８）に同期してＶ₁ ，Ｖ₂ ，Ｖ₃ ，…，Ｖ₈ のように変化する。この時、図３に示すように、Ｖ₁ ＜Ｖ₂ ＜Ｖ₃ ＜…＜Ｖ₈ となるように設定する。いま、入力電圧Ｖ_inがＶ₅ ＜Ｖ_in ＜Ｖ₆ の時、デコーダ部３の出力１〜５によって駆動される発光ダイオードＤ₁ 〜Ｄ₅ はその駆動されるタイミングに同期した比較器Ｃの出力によって点灯し、出力６〜８によって駆動される発光ダイオードＤ₆ 〜Ｄ₈ は点灯しない。即ち、比較器Ｃの（−）端子の入力Ｖ_r が入力電圧Ｖ_inより低い時に駆動されている発光素子は点灯し、入力電圧Ｖ_inより高い時に駆動されている発光ダイオードは点灯しない。ここで、クロック発生部１のクロック信号ＣＬの周波数として、発光素子群Ｄが連続して点灯しているように見える値（例えば１ｋＨｚ）を選択することにより、バー・グラフ表示が実現できる。尚、このクロック信号ＣＬには特別な精度及び安定度を必要としないので、クロック発生部１は安価に実現できる。また、カウンタ部２、デコーダ部３は安価な汎用ＩＣで実現できるとともに、比較電圧発生部４は１個の演算増幅器と数個の抵抗器で実現できる。

【０００９】以上述べた実施例は、８個の表示素子を用いて実現した例であるが、カウンタ部２、デコーダ部３、比較電圧発生部４の仕様を少し変更するだけで、容易に、発光素子の個数を１６個、３２個と拡張することができる。また、比較電圧発生器４、比較器Ｃを追加することにより、発光素子の個数を１６個、２４個に拡張することも容易に実現できる。図４に、表示素子の個数と、Ａ．従来例の比較器個数、Ｂ．カウンタ部２とデコーダ部３を変更した場合の比較器Ｃの数，比較電圧発生部４の数，クロック発生部１とカウンタ部２の数とデコーダ部３の数、Ｃ．比較電圧発生部４と比較器Ｃを追加した場合の比較器Ｃの数，比較電圧発生部４の数，クロック発生部１とカウンタ部２の数とデコーダ部３の数を表に示した。

【００１０】

【考案の効果】

以上説明したように、本考案によれば、部品点数を削減し、コスト減となるバー・グラフ表示回路を実現することができる。

【図面の簡単な説明】

【図１】本考案を実施したバー・グラフ表示回路の構成
ブロック図である。

【図２】本考案回路の動作を表すタイムチャートであ
る。

【図３】本考案回路における基準電圧Ｖ_r の変化を表す
図である。

【図４】本考案の他の実施例の回路要素数を表す表であ
る。

【図５】従来のバー・グラフ表示回路の表す図である。

【符号の説明】

１クロック発生部２カウンタ部３デコーダ部４比較電圧発生部Ｃ比較器Ｄ発光素子群

Claims

【実用新案登録請求の範囲】

【請求項１】ｎ個（ｎは整数）の発光素子を備え、入
力信号の大きさに対応した数だけ点灯させてバー・グラ
フ表示するバー・グラフ表示回路において、時分割制御
の基となるクロック信号を発生するクロック発生部と、
前記クロック信号をカウントし２進ｍビット（ｍは整
数）のカウント信号を出力するカウンタ部と、前記カウ
ント信号をデコードして前記ｎ個の発光素子のうち対応
するものを選択駆動するデコード部と、前記カウント信
号に対応した基準電圧信号を発生する比較電圧発生部
と、前記基準電圧と前記入力信号とを比較して前記ｎ個
の発光素子の各々に比較信号を与える比較器とを有する
バー・グラフ表示回路。