JPH05303345A - Ｌｃｄ用の表示信号をｌｅｄ用の表示信号に変換する表示変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、ＬＣＤ／ＬＥＤ変換装置からＬ
ＥＤ表示部へ表示画素のオン／オフを示す信号データを
シリアルで供給することにより、ＬＣＤ／ＬＥＤ表示変
換装置とＬＥＤ表示部の分離を容易にすることを目的と
する。 【構成】 ＬＣＤ用の表示信号をＬＥＤ用の表示信号に
変換する表示変換装置１００は、入力部１１、第１選択
回路１４、判別回路１８を有する。入力部１１は、ＬＣ
Ｄ１０からパラレルで供給されるセグメント信号をシリ
アルで出力するものである。第１選択回路１４は、ＬＣ
Ｄ用のコモン信号を受けて、コモン信号の信号レベルを
示す信号を出力する。判別回路１８は、入力部１１から
のセグメント信号と第１選択回路１４からのコモン信号
の信号レベルを示す信号を受けて、セグメント信号とコ
モン信号の信号レベルを示す信号によって表示画素のオ
ン・オフを示すデータを生成し、該データを出力部２０
にシリアルで供給するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は液晶表示用の信号を発
光素子からなる表示装置用の信号に変換する表示変換装
置に関するものであり、特にパラレルで供給された液晶
表示用の信号をシリアルの表示装置用の信号に変換する
表示変換装置に使用される。

【０００２】

【従来の技術】従来の液晶表示素子（以下、ＬＣＤ）用
の表示信号を発光ダイオード（以下、ＬＥＤ）用の表示
信号に変換する表示変換装置は、セグメント信号にコモ
ン信号を対応させて、各セグメントがオンしているか、
オフしているかを判定し、パラレルにデータを出力する
構成となっていた。

【０００３】

【発明が解決しようとする課題】上述のように従来は、
変換した発光ダイオード用の信号をパラレルで出力して
いた為、変換部のボード（プリント基板）とＬＥＤの表
示部を接続するには、多くの接続ケーブルが必要であ
り、配線も複雑であった。

【０００４】この発明は上記実情に鑑みてなされたもの
で、ＬＣＤ用の表示信号をＬＥＤ用の表示信号に変換す
る際、表示画素のオン・オフを示す表示信号をＬＥＤか
らなる表示装置にシリアルで供給することを目的とす
る。

【０００５】

【課題を解決するための手段】この発明に係るＬＣＤ用
の表示信号をＬＥＤ用の表示信号に変換する表示変換装
置は、パラレルで供給される液晶表示用のセグメント信
号をシリアルで出力するセグメント信号入力回路と、液
晶表示用のコモン信号を受けて、前記コモン信号の信号
レベルを示す信号を出力するコモン信号入力回路と、前
記セグメント信号入力回路からのセグメント信号と前記
コモン信号入力回路からの前記コモン信号の信号レベル
を示す信号を受けて、表示画素のオン・オフを示す表示
信号を生成し、該表示信号を複数の発光素子からなる表
示装置にシリアルで供給する回路とを具備することを特
徴とする。

【０００６】

【作用】セグメント信号入力回路は液晶表示部からパラ
レルで供給されるセグメント信号をシリアル信号に変換
し信号生成回路に供給する。また、コモン信号入力回路
は液晶表示用のコモン信号の信号レベルを示す信号を信
号生成回路に供給する。セグメント信号とコモン信号の
信号レベルを示す信号を受けて、信号生成回路は、表示
画素のオン・オフを示す表示信号を生成し、該表示信号
を複数の発光素子からなる表示装置にシリアルで供給す
る。

【０００７】上記のように、表示変換装置から表示装置
に表示信号をシリアルで供給する為、表示変換装置と表
示装置を接続するのに必要な接続線の数を低減でき、表
示変換装置と表示装置との分離が容易となり、表示装置
のコンパクトが図れる。

【０００８】

【実施例】以下、図面を参照してこの発明の一実施例に
係る表示変換装置について説明する。図１はこの発明の
一実施例に係る表示変換装置の電気的構成を示すブロッ
ク図である。図２は表示変換装置の具体的な構成を示す
図である。図３は図２に示す入力部の具体的な構成を示
す図である。図４は図２に示す表示変換装置の第１選択
回路１４及び制御回路１９の詳細を示す図である。図５
は図２に示す表示変換装置の発振器１２、信号発生回路
１５、第２選択回路１３、判別回路１８の詳細を示す図
である。図６は、出力部２０の詳細を示す図である。図
７は、この発明の一実施例に係る表示変換装置の動作を
示すタイミングチャートである。以下、全体構成を示す
図２、各部の詳細を示す図３〜図６、タイミングチャー
トを参照しながら、説明を行う。

【０００９】この実施例に係る表示変換装置は、液晶表
示装置用の３２のセグメント信号と２つのコモン信号を
ＬＥＤ表示用の信号にするものである。また、表示変換
装置に供給されるコモン信号ＣＯＭ１とコモン信号ＣＯ
Ｍ２は逆相の信号である。

【００１０】図１の表示変換装置１００はＬＣＤ（液晶
表示素子）１０と出力部２０に接続されている。また、
出力部２０はＬＥＤ（発光ダイオード）１０１に接続さ
れている。

【００１１】表示変換装置１００は入力部１１、発振器
１２、信号発生回路１５、第２選択回路１３、第１選択
回路１４、制御回路１９と判別回路１８を有する。ま
た、信号発生回路１５はバイナリカウンタ１６、ＤＩＰ
スイッチ１７ａとコンパレータ１７ｂを有する。

【００１２】図２は図１に示す表示変換装置等の具体的
な構成を示したものであり、まず入力部１１について説
明する。図３に示すように入力部１１はセグメント信号
入力回路２１１〜２１４から構成される。セグメント信
号入力回路２１１はセグメント信号が供給される入力端
子０〜７、制御端子ＩＮＨ、Ａ、Ｂ、Ｃ、出力端子ＣＯ
Ｍを備える。各セグメント信号入力回路２１２〜２１４
の具体的な構成はセグメント信号入力回路２１１と同様
である。

【００１３】セグメント信号入力回路２１１の各入力端
０〜７には、それぞれセグメント信号Ｓ１〜Ｓ８が供給
されている。また、セグメント信号入力回路２１２〜２
１４の各入力端０〜７にも同様にセグメント信号Ｓ９〜
Ｓ３２が供給される。セグメント信号入力回路２１１〜
２１４は制御端子ＩＮＨがロウレベルのとき、制御端子
Ａ〜Ｃに供給される３ビット信号で示される番号の入力
信号を出力端子ＣＯＭから出力する。制御端子ＩＮＨが
ハイレベルのとき、セグメント信号入力回路２１１〜２
１４の出力端子ＣＯＭは、オープン状態となる。

【００１４】次に、第１選択回路１４は図４に示すよう
に４つのコンパレータ２１６ａ〜２１６ｄ、シミュット
トリガインバータ２１７ａ〜２１７ｆ、抵抗４００ａ〜
４００ｄ、１４ａ〜１４ｃ、デコーダ２１８を有する。

【００１５】抵抗１４ａ〜１４ｃは各１０ＫΩであり、
電源電圧ＶＤＤ−接地電圧ＧＮＤ間に直列に接続されて
おり、電圧ＶＤＤを３分割している。よって、コンパレ
ータ２１６ａ、２１６ｃの正の入力端には電圧２／３Ｖ
ＤＤが供給されており、コンパレータ２１６ｂ、２１６
ｄの正の入力端には電圧１／３ＶＤＤが供給されてい
る。

【００１６】コンパレータ２１６ａと２１６ｂの正の入
力端にはコモン信号ＣＯＭ１が供給されている。コンパ
レータ２１６ｃ、２１６ｄの負の入力端にはコモン信号
ＣＯＭ２が供給されている。尚、コモン信号ＣＯＭ１及
びＣＯＭ２の電位は０、１／２ＶＤＤ、ＶＤＤのいずれ
かであり、コモン信号ＣＯＭ１とコモン信号ＣＯＭ２は
逆相である。

【００１７】コンパレータ２１６ａ、２１６ｂ、２１６
ｃ、２１６ｄの出力端は対応するシュミットトリガイン
バータ２１７ａ、２１７ｂ、２１７ｄ、２１７ｅの入力
端及び対応する抵抗４００ａ〜４００ｄの一端に接続さ
れている。尚、抵抗４００ａ〜４００ｄの他端は接地さ
れている。シュミットトリガインバータ２１７ｂの出力
端はシュミットトリガインバータ２１７ｃの入力端に接
続されている。シュミットトリガインバータ２１７ｅの
出力端は２１７ｆの入力端に接続されている。デコーダ
２１８は、ハイレベルの入力信号が１つの時だけ、出力
端子Ｓ１￣、Ｓ２￣、Ｓ４￣、Ｓ８￣のうち対応するも
のをロウレベルに変化させる。

【００１８】制御回路１９は、バイナリカウンタ２１９
ａ〜２１９ｄ、ノアゲート２２０ａ〜２２０ｄから構成
される。バイナリカウンタ２１９ａはクリア端子ＣＬ、
クロック制御端子ＣＫ￣、出力端子ＱＤを備える。バイ
ナリカウンタ２１９ｂ〜２１９ｄはバイナリカウンタ２
１９ａと同じ構成である。バイナリカウンタ２１９ａ〜
２１９ｄの各クリア端子ＣＬはデコーダ２１８の出力端
子Ｓ１￣、Ｓ２￣、Ｓ４￣、Ｓ８￣に接続されている。

【００１９】ノアゲート２２０ａ〜２２０ｄの第１の入
力端は対応するバイナリカウンタ２１９ａ〜２１９ｄの
出力端子ＱＤに接続されている。ノアゲート２２０ａ〜
２２０ｄの第２の入力端はデコーダ２１８の対応する出
力端子Ｓ１￣、Ｓ２￣、Ｓ４￣、Ｓ８￣に接続されてい
る。

【００２０】図５は、発振器１２、第２選択回路１３、
信号発生回路１５、判別回路１８の詳細を示す。発振周
波数７．２ＫＨｚの発振器１２の出力信号はインバータ
２２７を介して、各部の動作及び動作タイミングを制御
するバイナリカウンタ１６に供給されている。

【００２１】信号発生回路１５は、バイナリカウンタ１
６、インバータ２２６、アンドゲート２２３、コンパレ
ータ１７ｂ、ＤＩＰスイッチ１７ａを有する。バイナリ
カウンタ１６は、１２段のバイナリカウンタであり、ク
ロック入力端子ＣＫ￣、出力端子Ｑ４〜Ｑ１２を備え
る。

【００２２】バイナリカウンタ１６の出力端子Ｑ１１は
ストローブ信号ＳＴＢ（データＤＡＴＡの読み込みを指
定する制御信号）を出力する。出力端子Ｑ１１はインバ
ータ２２６の入力端に、出力端子Ｑ４はアンドゲート２
２３の第２の入力端に接続されている。インバータ２２
６の出力端はアンドゲート２２３の第１の入力端に接続
されている。

【００２３】コンパレータ１７ｂは、４ビットのマグニ
チュードコンパレータであり、バイナリカウンタ１６と
ＤＩＰスイッチ１７ａによって生成された４ビットの信
号を比較する。即ち、コンパレータ１７ｂは、入力端子
Ａ０〜Ａ３に供給される信号と入力端子Ｂ０〜Ｂ３に供
給される信号を比較し、比較の結果、入力端子Ａ０〜Ａ
３に供給される信号の示す値が、入力端子Ｂ０〜Ｂ３に
供給される信号の示す値よりも同じか小さい場合には、
コンパレータ１７ｂの出力端子Ｅ１からイネーブル信号
ＥＮＡを出力する。また、入力端子Ａ３、Ａ２、Ａ１、
Ａ０は対応するバイナリカウンタ１６の出力端子Ｑ８、
Ｑ７、Ｑ６、Ｑ５に接続されている。ＤＩＰスイッチ１
７ａ及びコンパレータ１７ｂは、ＬＥＤ１０１の点灯し
ている時間と消えている時間の比（デューティ）を設定
するものである。

【００２４】第２選択回路１３は、バイナリカウンタ１
６からの信号を受けてセグメント信号入力回路２１１〜
２１４の何れか１つを選択するものである。第２選択回
路１３は、入力端子Ａ及びＢ、出力端子Ｑ０￣〜Ｑ３￣
を備えている。第２選択回路１３の出力端子Ｑ０￣〜Ｑ
３￣は対応するセグメント信号入力回路２１１〜２１４
の制御端子ＩＮＨに接続されている。

【００２５】判別回路１８は、判別部１８ａ、インバー
タ２２４及び２２５、ナンドゲート２２１ａ〜２２１ｃ
を有する。判別部１８ａは入力端子ＫＢ、ＫＡ、Ａ１、
Ｂ１、Ａ２、Ｂ２と、出力端子Ｄ１、Ｄ２を備える。判
別部１８ａの入力端子ＫＢはセグメント信号入力回路２
１１〜２１４の各出力端子ＣＯＭに接続されており、入
力端子ＫＡはインバータ２２４の出力端に接続されてい
る。判別部１８ａの入力端子Ａ１、Ｂ１、Ａ２、Ｂ２
は、対応するノアゲート２２０ａ〜２２０ｄの出力端に
接続されている。

【００２６】判別部１８ａの出力端子Ｄ２、Ｄ１はそれ
ぞれナンドゲート２２１ａ及び２２１ｂの第２の入力端
に接続されている。ナンドゲート２２１ａ及び２２１ｂ
の第１の入力端は、それぞれバイナリカウンタ１６の出
力端子Ｑ５、インバータ２２５の出力端に接続されてい
る。インバータ２２５の入力端は、バイナリカウンタ１
６の出力端子Ｑ５に接続されている。ナンドゲート２２
１ａ及び２２１ｂの出力端はそれぞれナンドゲート２２
１ｃの第１の入力端、第２の入力端に接続されている。

【００２７】図６に示す出力部２０について説明する。
本実施例では８個のシリアルパラレル変換器を直列に接
続したものを出力部２０として使用するが、図６では出
力回路３１〜３５のみを記載するに止め、他については
省略する。

【００２８】出力回路３１は、制御端子ＳＴＢ、ＣＫ、
出力イネーブル端子ＯＥと、シリアル入力端子ＳＩＮ、
出力端子Ｑ１〜Ｑ８と出力端子ＱＳを備える。出力回路
３１〜３５の各出力端子Ｑ１〜Ｑ８はそれぞれＬＥＤ１
０１のアノードに接続されており、各ＬＥＤ１０１のカ
ソードは接地されている。

【００２９】表示変換装置１００に供給されているセグ
メント信号は３２ビットであり、コモン信号は２ビット
であり、出力信号は６４ビットのシリアルデータであ
る。この６４ビットの出力信号を出力する為に、８個の
ＬＥＤを備えた出力回路が８個直列に接続されている。

【００３０】出力回路３１の入力端子ＳＩＮに表示画素
のオン／オフを示すデータが判別回路１８からシリアル
に供給される。出力回路３１のストローブ制御端子ＳＴ
Ｂには、バイナリカウンタ１６の出力端子Ｑ１１からの
ストローブ信号ＳＴＢが供給される。クロック入力端子
ＣＫには、アンドゲート２２３からクロック信号ＣＫが
供給される。出力制御端子ＯＥには、コンパレータ１７
ｂからイネーブル信号ＥＮＡが供給される。次に、上記
構成の表示変換装置の動作について、図２〜図７を参照
しながら説明する。

【００３１】まず、ＬＣＤの駆動部からセグメント信号
入力回路２１１〜２１４の各入力端子にパラレルでセグ
メント信号Ｓ１〜Ｓ３２が供給される。セグメント信号
Ｓ１〜Ｓ３２は、バイナリカウンタ１６の出力端子Ｑ６
〜Ｑ１０（図７（ｃ）〜（ｇ））から供給される５ビッ
トの信号を使用して、シリアルに回路内に取り込まれ
る。

【００３２】具体的に説明すると、バイナリカウンタ１
６のカウント動作開始直後は、出力端子Ｑ９及びＱ１
０、即ち、第２選択回路１３の入力端子Ａ及びＢの入力
信号は、図７（ｆ）、（ｇ）に示されるように、共にロ
ウレベルである。このため、第２選択回路１３の出力Ｑ
０￣がロウレベル、出力Ｑ１￣〜Ｑ３￣がハイレベルと
なり、これらがセグメント信号入力回路２１１〜２１４
の入力端子ＩＮＨに供給される。その結果、セグメント
信号入力回路２１１が選択状態、セグメント信号入力回
路２１２〜２１４が非選択状態に設定される。

【００３３】図７（ｃ）〜（ｅ）に示されるように、当
初は、バイナリカウンタ１６の出力端子Ｑ６〜Ｑ８は全
てロウレベルなので、制御端子Ａ〜Ｃに供給されるバイ
ナリ信号は“０”であり、セグメント信号入力回路２１
１は、セグメント信号Ｓ１を選択して出力端子ＣＯＭか
ら出力する。このとき、非選択状態のセグメント信号入
力回路２１２〜２１４の出力端子ＣＯＭはオープン状態
である。

【００３４】次の、タイミングで、バイナリカウンタ１
６の出力Ｑ６はハイレベルになり、セグメント信号入力
回路２１１はセグメント信号Ｓ２を選択して出力する。
以後、バイナリカウンタ１６のカウントアップに応答し
て、セグメント信号入力回路２１１はセグメント信号Ｓ
３…Ｓ８を順次選択して出力する。

【００３５】セグメント信号Ｓ８が選択されると、次
に、バイナリカウンタ１６の出力端子Ｑ９がハイレベル
となり、第２選択回路１３はセグメント信号入力回路２
１２を選択する。以後、同様の動作が繰り返され、セグ
メント信号Ｓ９…Ｓ３２が順次選択され、出力される。

【００３６】セグメント信号入力回路２１１〜２１４の
出力端子ＣＯＭから出力されたセグメント信号Ｓ１〜Ｓ
３２は、判別部１８ａの入力端子ＫＢに供給され、入力
端子ＫＡには、その反転信号が供給される。

【００３７】一方、コモン信号ＣＯＭ１がＶＤＤレベル
の時、判別部１８ａの入力端子Ａ１に、コモン信号ＣＯ
Ｍ１がＧＮＤレベルの時、入力端子Ｂ１に、コモン信号
ＣＯＭ２がＶＤＤレベルの時、入力端子Ａ２に、コモン
信号ＣＯＭ２がＧＮＤレベルの時、入力端子Ｂ２にそれ
ぞれハイレベルの信号が供給される。

【００３８】具体的に説明すると、例えば、図４に示す
コンパレータ２１６ａは、第１の入力端に供給される２
ＶＤＤ／３と第２の入力端に供給されるコモン信号ＣＯ
Ｍ１の電圧を比較し、コモン信号ＣＯＭ１がＶＤＤの
時、ロウレベルの信号を出力し、その結果、デコーダ２
１８の入力端子Ａにハイレベルの信号が供給され、デコ
ーダ２１８は出力端子Ｓ１￣をロウレベルに設定する。

【００３９】デコーダ２１８の出力端子Ｓ１￣から出力
されるロウレベルの信号は、ノアゲート２２０ａの第２
の入力端とバイナリカウンタ２１９ａのクリア端子ＣＬ
に供給され、バイナリカウンタ２１９ａは制御端子ＣＫ
に供給されるクロック信号のカウントを開始する。

【００４０】Ｓ１￣が“Ｌ”に切り替わってから、バイ
ナリカウンタ２１９ａが８クロックカウントするまでの
間、出力端子ＱＤがロウレベルに切り替わり、ノアゲー
ト２２０ａの出力端から判別部１８ａの入力端子Ａ１に
ハイレベルの信号が供給される。図４に示すコンパレー
タ２１６ｂ〜２１６ｄ、デコーダ２１８、バイナリカウ
ンタ２１９ｂ〜２１９ｄ、ノアゲート２２０ｂ〜２２０
ｄも同様に動作する。

【００４１】ここで、バイナリカウンタ２１９ａ〜２１
９ｄを使用するのは、セグメント信号のデータセット中
にコモン信号ＣＯＭ１、ＣＯＭ２のレベルが変化する場
合があるからである。

【００４２】これより、判別部１８ａは、入力端子Ｋ
Ｂ、ＫＡと入力端子Ａ１、Ｂ１、Ａ２、Ｂ２に供給され
る信号を使用して、ＬＣＤの表示画素のオン／オフを示
すデータＤＡＴＡを生成する。

【００４３】具体的には、判別部１８ａは、セグメント
信号入力回路２１１〜２１４から供給されるセグメント
信号がロウレベルでコモン信号ＣＯＭ１がＶＤＤの（ノ
アゲート２２０ａの出力がハイレベル）の場合と、セグ
メントの信号がハイレベルでコモン信号ＣＯＭ１がＧＮ
Ｄレベルの場合（ノアゲート２２０ｂの出力がハイレベ
ル）に出力端子Ｄ１から画素のオンを示すハイレベルの
信号を出力する。同様に、判別部１８ａは、セグメント
信号入力回路２１１〜２１４から供給されるセグメント
信号がロウレベルでコモン信号ＣＯＭ２がＶＤＤの（ノ
アゲート２２０ｃの出力がハイレベル）の場合と、セグ
メントの信号がハイレベルでコモン信号ＣＯＭ２がＧＮ
Ｄレベルの場合（ノアゲート２２０ｄの出力がハイレベ
ル）に出力端子Ｄ２から画素のオンを示すハイレベルの
信号を出力する。

【００４４】また、ナンドゲート２２１ａ、２２１ｂは
バイナリカウンタ１６の出力端子Ｑ５とインバータ２２
５の出力信号により交互にゲートを開く。即ち、図５に
示すナンドゲート２２１ａ〜２２１ｃ、インバータ２２
５はバイナリカウンタ１６の出力端子Ｑ５に応答して、
判別部１８ａのパラレルに出力される出力端子Ｄ１及び
Ｄ２を切り替えてシリアルに出力する。

【００４５】ＤＩＰスイッチ１７ａ及びコンパレータ１
７ｂによって、ＬＥＤ１０１の点灯時間を制御するイネ
ーブル信号ＥＮＡが生成される。具体的に説明すると、
コンパレータ１７ｂはＡ側のデータ（入力端子Ａ０〜Ａ
３に供給される信号）と、Ｂ側のデータ（入力端子Ｂ０
〜Ｂ３に供給される信号）を比較し、Ａ≦Ｂ（Ｂ側の値
がＡ側の値以上である）のときには、ハイレベルのイネ
ーブル信号ＥＮＡを出力する。Ａ側の値は約２．２２μ
ｓ毎に０〜１５の値を繰り返している。このため、例え
ば、ＤＩＰスイッチ１７ａの設定値を“１５”にする
と、イネーブル信号ＥＮＡは常時ハイレベルとなり、
“８”にすると、イネーブル信号ＥＮＡは約１７．７７
μｓ毎にハイ又はロウレベルのデータを繰り返す。

【００４６】バイナリカウンタ１６の出力端子Ｑ１１は
出力回路２０のストローブ信号ＳＴＢとして機能する。
また、図７（ａ）、（ｂ）に示されるように、バイナリ
カウンタ１６の出力端子Ｑ４はこのストローブ信号ＳＴ
Ｂによりゲートされ、ストローブ信号ＳＴＢがロウレベ
ルの場合のみ読み込みクロック信号ＣＫとして出力回路
２０に供給される。判別回路１８から出力された表示画
素のオン／オフを示すデータＤＡＴＡは、このストロー
ブ信号ＳＴＢがロウレベルの場合、クロック信号ＣＫの
タイミングに従って次々にシフトされて取り込まれる。
クロック信号ＣＫのパルスが６４個出力回路２０に供給
されると、ストローブ信号ＳＴＢがハイレベルになり、
クロック信号ＣＫはロウレベルに固定される。この状態
で、コンパレータ１７ｂからハイレベルのイネーブル信
号ＥＮＡが出力イネーブル端子ＯＥに供給されると、出
力回路３１〜３９（但し、出力回路３６〜３９は図示し
ていない）の保持されたデータＤＡＴＡがＬＥＤ１０１
に供給され、ＬＥＤ１０１は点灯する。一方、イネーブ
ル信号ＥＮＡがロウレベルの場合、出力回路３１〜３９
の出力端子がオープン状態となる為、ＬＥＤ１０１に電
流が流れず、ＬＥＤ１０１は消える。

【００４７】以上、説明したように、図１、２に示す回
路は、入力部１１にパラレルで供給されたセグメント信
号と、第１選択回路１４にパラレルで供給されたコモン
信号を受けてコモン信号に応答して、表示画素のオン／
オフを示すデータＤＡＴＡを生成し、このデータＤＡＴ
Ａをシリアルで出力部２０に供給する。従って、表示変
換装置とＬＥＤ表示部を接続するのに必要なケーブルの
数を少なくでき、また表示変換装置とＬＥＤ表示部の分
離（脱着）が容易になる。また、ＬＥＤによって構成さ
れる表示部の接続ケーブルの本数を低減でき、ＬＥＤの
表示部のコンパクト化を図ることができる。

【００４８】

【発明の効果】ＬＣＤ／ＬＥＤ変換装置からＬＥＤ表示
部へ表示画素のオン／オフを示す信号をシリアルで供給
することにより、ＬＣＤ／ＬＥＤ変換装置とＬＥＤ表示
部の分離が容易になる。また、ＬＣＤ／ＬＥＤ変換装置
とＬＥＤ表示部の分離が容易であり、ＬＥＤによって構
成される表示部の為の接続ケーブルの本数を低減できる
ので、表示部の軽量小型化が図れる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る表示変換装置の電気
的構成を示すブロック図。

【図２】図１に示す表示変換装置の具体的な構成を示す
図。

【図３】図２に示す入力部の具体的な構成を示す図。

【図４】図２に示す表示変換装置の第１選択回路及び制
御回路の詳細を示す図。

【図５】図２に示す表示変換装置の発振器、第２選択回
路、信号生成回路と判別回路の詳細を示す図。

【図６】図１に示す出力部及びＬＥＤの詳細を示す図。

【図７】この発明の一実施例に係る表示変換装置の動作
を示すタイミングチャート。

【符号の説明】

１０…ＬＣＤ、１１、２１１〜２１４…入力部、１２…
発振器、１３…第２選択回路、１４…第１選択回路、１
４ａ〜１４ｃ、４００ａ〜４００ｄ…抵抗、１５…信号
発生回路、１６、２１９ａ〜２１９ｄ…バイナリカウン
タ、１７ａ…ＤＩＰスイッチ、１７ｂ、２１６ａ〜２１
６ｄ、２２０ａ〜２２０ｄ…コンパレータ、１８…判別
回路、１９…制御回路、２０、３１〜３５…出力部、１
００…表示変換装置、１０１…ＬＥＤ、２１７ａ〜２１
７ｆ…シュミットトリガインバータ、２１８…デコー
ダ、２２１ａ〜２２１ｃ…ナンドゲート、２２３…アン
ドゲート、２２４〜２２７…インバータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パラレルで供給される液晶表示用のセグ
   メント信号をシリアルで出力するセグメント信号入力手
   段と、 液晶表示用のコモン信号を受けて、前記コモン信号の信
   号レベルを示す信号を出力するコモン信号入力手段と、 前記セグメント信号入力手段からのセグメント信号と前
   記コモン信号入力手段からの前記コモン信号の信号レベ
   ルを示す信号を受けて、表示画素のオン・オフを示す表
   示信号を生成し、該表示信号を複数の発光素子からなる
   表示装置にシリアルで供給する回路とを具備することを
   特徴とする表示変換装置。