JPH0561811A - 割込制御方式および情報処理システム - Google Patents
割込制御方式および情報処理システムInfo
- Publication number
- JPH0561811A JPH0561811A JP22317491A JP22317491A JPH0561811A JP H0561811 A JPH0561811 A JP H0561811A JP 22317491 A JP22317491 A JP 22317491A JP 22317491 A JP22317491 A JP 22317491A JP H0561811 A JPH0561811 A JP H0561811A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- interruption
- control
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010365 information processing Effects 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 一つの割込コントローラに接続されたデバイ
スを複数のＣＰＵで分割制御する。 【構成】 割込検出用ＣＰＵ１１の割込検出手段１で割
込コントローラ１３からの割込レベルを解析し、当該割
込が自ＣＰＵ１１で処理すべきものであるときは直ちに
当該デバイス１０の割込制御を行い、一方、当該割込が
自ＣＰＵ１１で処理すべきものでないときは、割込通知
手段２により他ＣＰＵ１２に当該デバイスの割込制御を
促すとともに、監視手段３により自ＣＰＵあるいは他Ｃ
ＰＵによる割込制御の終了を監視し、割込制御終了後は
割込要因消去手段４で割込コントローラ１３の割込要因
を消去するようにした。
スを複数のＣＰＵで分割制御する。 【構成】 割込検出用ＣＰＵ１１の割込検出手段１で割
込コントローラ１３からの割込レベルを解析し、当該割
込が自ＣＰＵ１１で処理すべきものであるときは直ちに
当該デバイス１０の割込制御を行い、一方、当該割込が
自ＣＰＵ１１で処理すべきものでないときは、割込通知
手段２により他ＣＰＵ１２に当該デバイスの割込制御を
促すとともに、監視手段３により自ＣＰＵあるいは他Ｃ
ＰＵによる割込制御の終了を監視し、割込制御終了後は
割込要因消去手段４で割込コントローラ１３の割込要因
を消去するようにした。
Description
【０００１】
【産業上の利用分野】本発明は複数のデバイスとこれら
デバイスの制御を行うＣＰＵとを有する情報処理システ
ムに係り、特にデバイスの割込制御を行う方式に関す
る。
デバイスの制御を行うＣＰＵとを有する情報処理システ
ムに係り、特にデバイスの割込制御を行う方式に関す
る。
【０００２】
【従来の技術】従来、情報処理システムで各デバイスに
割込要因が発生した場合、ＣＰＵでこの割込を割込コン
トローラを介して検出し、当該デバイスの割込制御を行
っている。この場合、割込コントローラは、原則とし
て、ある一つのＣＰＵに対して割込信号を送信し、その
ＣＰＵにより制御される。従って、図４のＣＰＵと割込
コントローラとの関係図に示すように、割込と制御とは
各々、１対１で対応している。
割込要因が発生した場合、ＣＰＵでこの割込を割込コン
トローラを介して検出し、当該デバイスの割込制御を行
っている。この場合、割込コントローラは、原則とし
て、ある一つのＣＰＵに対して割込信号を送信し、その
ＣＰＵにより制御される。従って、図４のＣＰＵと割込
コントローラとの関係図に示すように、割込と制御とは
各々、１対１で対応している。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
割込制御方式では、複数のＣＰＵで一つの割込コントロ
ーラを制御することはできない。このことは、例えば一
つの割込コントローラに複数のデバイスが接続されてい
た場合、一つのＣＰＵで全デバイスを制御しなければな
らないことを意味しており、迅速な割込制御ができない
問題があった。仮にＣＰＵが二つ設けられていても、こ
の二つのＣＰＵでデバイスを分割して制御することはで
きなかった。
割込制御方式では、複数のＣＰＵで一つの割込コントロ
ーラを制御することはできない。このことは、例えば一
つの割込コントローラに複数のデバイスが接続されてい
た場合、一つのＣＰＵで全デバイスを制御しなければな
らないことを意味しており、迅速な割込制御ができない
問題があった。仮にＣＰＵが二つ設けられていても、こ
の二つのＣＰＵでデバイスを分割して制御することはで
きなかった。
【０００４】したがって、デバイスを制御するＣＰＵ毎
に割込コントローラを実装する必要があり、システム構
成が複雑になる問題があった。
に割込コントローラを実装する必要があり、システム構
成が複雑になる問題があった。
【０００５】本発明はかかる背景のもとになされたもの
で、その目的とするところは、一つの割込コントローラ
に接続されたデバイスを複数のＣＰＵで分割制御できる
割込制御方式を提供することにある。
で、その目的とするところは、一つの割込コントローラ
に接続されたデバイスを複数のＣＰＵで分割制御できる
割込制御方式を提供することにある。
【０００６】本発明の他の目的は、上記方式を利用する
ことにより、その構成を簡略にする情報処理システムを
提供することにある。
ことにより、その構成を簡略にする情報処理システムを
提供することにある。
【０００７】
【課題を解決するための手段】本発明の割込制御方式
は、複数のデバイスと、各デバイスを制御する複数のＣ
ＰＵと、各デバイスに割込要因が発生したときは前記Ｃ
ＰＵの一つに割込信号を送信する割込コントローラとを
備え、割込信号を受信したＣＰＵで前記割込信号を解析
し、当該割込が自ＣＰＵで処理すべきものであるときは
直ちに当該デバイスの割込制御を行い、一方、当該割込
が自ＣＰＵで処理すべきものでないときは他ＣＰＵに割
込の発生を通知して当該デバイスの割込制御を促すとと
もに、自ＣＰＵあるいは他ＣＰＵによる割込制御の終了
後は前記割込コントローラの割込要因を消去するように
した。
は、複数のデバイスと、各デバイスを制御する複数のＣ
ＰＵと、各デバイスに割込要因が発生したときは前記Ｃ
ＰＵの一つに割込信号を送信する割込コントローラとを
備え、割込信号を受信したＣＰＵで前記割込信号を解析
し、当該割込が自ＣＰＵで処理すべきものであるときは
直ちに当該デバイスの割込制御を行い、一方、当該割込
が自ＣＰＵで処理すべきものでないときは他ＣＰＵに割
込の発生を通知して当該デバイスの割込制御を促すとと
もに、自ＣＰＵあるいは他ＣＰＵによる割込制御の終了
後は前記割込コントローラの割込要因を消去するように
した。
【０００８】また、本発明の情報処理システムは、複数
のデバイスの制御を行うＣＰＵと、いずれかのデバイス
に割込要因が発生したときに前記ＣＰＵに割込信号を送
信する割込コントローラとを有するシステムにおいて、
前記ＣＰＵを複数設けるとともに、これらＣＰＵの一つ
に、前記割込コントローラからの割込信号を検出する割
込検出手段と、割込の発生を他のＣＰＵに通知して当該
デバイスの割込制御を促す割込通知手段と、通知先ＣＰ
Ｕでの割込制御の終了を監視する監視手段と、割込制御
の終了後に前記割込コントローラの割込要因を消去する
割込要因消去手段とを備え、割込コントローラに接続さ
れた複数のデバイスを複数のＣＰＵで分割制御するよう
にした。
のデバイスの制御を行うＣＰＵと、いずれかのデバイス
に割込要因が発生したときに前記ＣＰＵに割込信号を送
信する割込コントローラとを有するシステムにおいて、
前記ＣＰＵを複数設けるとともに、これらＣＰＵの一つ
に、前記割込コントローラからの割込信号を検出する割
込検出手段と、割込の発生を他のＣＰＵに通知して当該
デバイスの割込制御を促す割込通知手段と、通知先ＣＰ
Ｕでの割込制御の終了を監視する監視手段と、割込制御
の終了後に前記割込コントローラの割込要因を消去する
割込要因消去手段とを備え、割込コントローラに接続さ
れた複数のデバイスを複数のＣＰＵで分割制御するよう
にした。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１０】図１に本発明の情報処理システムの概念図
を示す。本実施例の情報処理システムは、デバイスの制
御を行う複数のＣＰＵと、いずれかのデバイスに割込要
因が発生したときにＣＰＵの一つに割込信号を送信する
割込コントローラとを有する。また、図１に示すよう
に、ＣＰＵの一つに、前記割込コントローラからの割込
信号を検出する割込検出手段１と、割込の発生を他ＣＰ
Ｕに通知して当該デバイスの割込制御を促す割込通知手
段２と、通知先ＣＰＵでの割込制御の終了を監視する監
視手段３と、割込制御の終了後に前記割込コントローラ
の割込要因を消去する割込要因消去手段４とをもたせて
いる。当該割込が自ＣＰＵで処理すべきものであるとき
は、直ちに当該デバイスの割込制御を行うのは勿論であ
る。
を示す。本実施例の情報処理システムは、デバイスの制
御を行う複数のＣＰＵと、いずれかのデバイスに割込要
因が発生したときにＣＰＵの一つに割込信号を送信する
割込コントローラとを有する。また、図１に示すよう
に、ＣＰＵの一つに、前記割込コントローラからの割込
信号を検出する割込検出手段１と、割込の発生を他ＣＰ
Ｕに通知して当該デバイスの割込制御を促す割込通知手
段２と、通知先ＣＰＵでの割込制御の終了を監視する監
視手段３と、割込制御の終了後に前記割込コントローラ
の割込要因を消去する割込要因消去手段４とをもたせて
いる。当該割込が自ＣＰＵで処理すべきものであるとき
は、直ちに当該デバイスの割込制御を行うのは勿論であ
る。
【００１１】このようにすると、割込が発生したときに
自ＣＰＵのみならず、他ＣＰＵでも割込処理が行えるよ
うになり、複数のＣＰＵによるデバイス類の分散制御が
可能となる。したがって、従来のように、デバイスを制
御するＣＰＵ毎に割込コントローラを実装する必要がな
くなり、システム構成が簡略化される。
自ＣＰＵのみならず、他ＣＰＵでも割込処理が行えるよ
うになり、複数のＣＰＵによるデバイス類の分散制御が
可能となる。したがって、従来のように、デバイスを制
御するＣＰＵ毎に割込コントローラを実装する必要がな
くなり、システム構成が簡略化される。
【００１２】次に上記情報処理システムにおける割込制
御方式について説明する。図２はこの割込制御方式を実
現するためのブロック構成図であり、複数のデバイス
（Ａ、Ｂ・・・）１０と、各デバイス１０を制御するた
めの第一および第二のＣＰＵ１１、１２と、各デバイス
１０に割込要因が発生したときは第一のＣＰＵ１１に割
込信号を送信する割込コントローラ１３とを備えてい
る。なお、ＣＰＵを三つ以上で構成しても良い。
御方式について説明する。図２はこの割込制御方式を実
現するためのブロック構成図であり、複数のデバイス
（Ａ、Ｂ・・・）１０と、各デバイス１０を制御するた
めの第一および第二のＣＰＵ１１、１２と、各デバイス
１０に割込要因が発生したときは第一のＣＰＵ１１に割
込信号を送信する割込コントローラ１３とを備えてい
る。なお、ＣＰＵを三つ以上で構成しても良い。
【００１３】第一のＣＰＵ１１は、割込検出用ＣＰＵで
あって、割込処理手段の外、前記割込検出手段１、割込
通知手段２、監視手段３、割込要因消去手段を持つ。
あって、割込処理手段の外、前記割込検出手段１、割込
通知手段２、監視手段３、割込要因消去手段を持つ。
【００１４】割込コントローラ１３からの割込信号はこ
の第一のＣＰＵ１１の割込検出手段１に入力される。な
お、本実施例では、この割込信号に多段の割込レベルを
設けるとともに各割込レベル毎に特定のＣＰＵを設定
し、この割込信号の割込レベルを解析することで、デバ
イスの割込制御を行うＣＰＵを特定し得るようにしてい
る。
の第一のＣＰＵ１１の割込検出手段１に入力される。な
お、本実施例では、この割込信号に多段の割込レベルを
設けるとともに各割込レベル毎に特定のＣＰＵを設定
し、この割込信号の割込レベルを解析することで、デバ
イスの割込制御を行うＣＰＵを特定し得るようにしてい
る。
【００１５】また、第二のＣＰＵ１２は、割込通知手段
２からの通知により割込処理を行う割込処理手段５と、
この割込処理手段によりデバイス１０に制御コマンドを
送信するコマンド発行手段６と、割込処理の終了を監視
手段３に通知する終了通知手段７とを持つ。
２からの通知により割込処理を行う割込処理手段５と、
この割込処理手段によりデバイス１０に制御コマンドを
送信するコマンド発行手段６と、割込処理の終了を監視
手段３に通知する終了通知手段７とを持つ。
【００１６】図３は上記構成の動作手順を示すフローチ
ャートである。なお、この動作手順は管理プログラムに
より実行される。
ャートである。なお、この動作手順は管理プログラムに
より実行される。
【００１７】図３を参照して本実施例の割込制御方式を
説明すると、まず第一のＣＰＵ１１は、割込エントリー
を開始し、割込コントローラ１３からの割込信号の有無
を検出する（ステップ１００）。
説明すると、まず第一のＣＰＵ１１は、割込エントリー
を開始し、割込コントローラ１３からの割込信号の有無
を検出する（ステップ１００）。
【００１８】割込信号を検出したときは、その割込レベ
ルから当該割込が自ＣＰＵで処理すべきものか否かをサ
ーチし（ステップ１０１）、自ＣＰＵで処理すべき割込
である場合には直ちに割込処理、即ち当該デバイスの割
込制御をを行う（ステップ１０２）。
ルから当該割込が自ＣＰＵで処理すべきものか否かをサ
ーチし（ステップ１０１）、自ＣＰＵで処理すべき割込
である場合には直ちに割込処理、即ち当該デバイスの割
込制御をを行う（ステップ１０２）。
【００１９】当該割込が第二のＣＰＵ１２あるいは他の
ＣＰＵで処理すべきものであった場合は通知先ＣＰＵを
割込レベルから検索し（ステップ１０３）、通知先ＣＰ
Ｕが決定したら該ＣＰＵにプロセッサ間通信で割込の発
生を通知し（ステップ１０４）、割込処理を促す。そし
て、通知先ＣＰＵからの割込処理終了通知を待つ（ステ
ップ１０５）。ここで、通知先ＣＰＵからの終了通知方
法には大きく分けて二つの方法がある。一つはプロセッ
サ間通信によるものであり、もう一つは第一のＣＰＵ１
１が特定のエリアをサーチし、そのエリアに通知先ＣＰ
ＵがフラグをＯＮしたときに割込処理が終了したと判断
するものである。
ＣＰＵで処理すべきものであった場合は通知先ＣＰＵを
割込レベルから検索し（ステップ１０３）、通知先ＣＰ
Ｕが決定したら該ＣＰＵにプロセッサ間通信で割込の発
生を通知し（ステップ１０４）、割込処理を促す。そし
て、通知先ＣＰＵからの割込処理終了通知を待つ（ステ
ップ１０５）。ここで、通知先ＣＰＵからの終了通知方
法には大きく分けて二つの方法がある。一つはプロセッ
サ間通信によるものであり、もう一つは第一のＣＰＵ１
１が特定のエリアをサーチし、そのエリアに通知先ＣＰ
ＵがフラグをＯＮしたときに割込処理が終了したと判断
するものである。
【００２０】割込処理終了後は、直ちに割込コントロー
ラ１３の割込要因をクリアして割込モードを終了し、次
の割込の発生に備える（ステップ１０８）。
ラ１３の割込要因をクリアして割込モードを終了し、次
の割込の発生に備える（ステップ１０８）。
【００２１】このように、本実施例の割込制御方式によ
れば、第一のＣＰＵ１１が受けた割込を第二のＣＰＵ１
２あるいは他のＣＰＵに転送し、当該ＣＰＵによりデバ
イスの割込制御を行うことができる。したがって、従来
のように割込コントローラとＣＰＵとを１対１に対応さ
せる必要がなくなり、効率的な割込制御を行うことがで
きるようになった。
れば、第一のＣＰＵ１１が受けた割込を第二のＣＰＵ１
２あるいは他のＣＰＵに転送し、当該ＣＰＵによりデバ
イスの割込制御を行うことができる。したがって、従来
のように割込コントローラとＣＰＵとを１対１に対応さ
せる必要がなくなり、効率的な割込制御を行うことがで
きるようになった。
【００２２】
【発明の効果】以上説明してきたように、本発明の割込
制御方式では、ある一つのＣＰＵが受けた割込を当該デ
バイスを制御する他ＣＰＵに通知し得るようにしたの
で、一つの割込コントローラに接続されたデバイスを複
数のＣＰＵで分割制御できるという効果を奏する。した
がって、デバイスの数が膨大になった場合であっても個
々のＣＰＵの負担が軽減され、割込制御を迅速に行うこ
とができるようになった。
制御方式では、ある一つのＣＰＵが受けた割込を当該デ
バイスを制御する他ＣＰＵに通知し得るようにしたの
で、一つの割込コントローラに接続されたデバイスを複
数のＣＰＵで分割制御できるという効果を奏する。した
がって、デバイスの数が膨大になった場合であっても個
々のＣＰＵの負担が軽減され、割込制御を迅速に行うこ
とができるようになった。
【００２３】また、このような割込制御方式を用いるこ
とにより、従来のように、デバイスを制御するＣＰＵ毎
に割込コントローラを実装する必要がなくなった。これ
により、簡略構成の情報処理システムを提供することが
できる。
とにより、従来のように、デバイスを制御するＣＰＵ毎
に割込コントローラを実装する必要がなくなった。これ
により、簡略構成の情報処理システムを提供することが
できる。
【図１】本発明の情報処理システムの概念図である。
【図２】本発明の割込制御方式を実現するためのブロッ
ク構成図である。
ク構成図である。
【図３】図２の構成の動作手順を示すフローチャートで
ある。
ある。
【図４】従来のＣＰＵと割込コントローラとの関係図で
ある。
ある。
１ 割込検出手段 ２ 割込通知手段 ３ 監視手段 ４ 割込要因消去手段 ５ 割込処理手段 ６ コマンド発行手段 ７ 終了通知手段 １０ デバイス １１、１２ ＣＰＵ １３ 割込コントローラ
Claims (3)
- 【請求項１】 複数のデバイスと、各デバイスを制御す
る複数のＣＰＵと、各デバイスに割込要因が発生したと
きは前記ＣＰＵの一つに割込信号を送信する割込コント
ローラとを備え、割込信号を受信したＣＰＵで前記割込
信号を解析し、当該割込が自ＣＰＵで処理すべきもので
あるときは直ちに当該デバイスの割込制御を行い、一
方、当該割込が自ＣＰＵで処理すべきものでないときは
他ＣＰＵに割込の発生を通知して当該デバイスの割込制
御を促すとともに、自ＣＰＵあるいは他ＣＰＵによる割
込制御の終了後は前記割込コントローラの割込要因を消
去するようにしたことを特徴とする割込制御方式。 - 【請求項２】 前記割込信号に多段の割込レベルを設け
るとともに各割込レベル毎に特定の前記ＣＰＵを設定
し、この割込信号の受信時に割込レベルを解析すること
で、デバイスの割込制御を行うＣＰＵを特定するように
したことを特徴とする請求項１記載の割込制御方式。 - 【請求項３】 複数のデバイスの制御を行うＣＰＵと、
いずれかのデバイスに割込要因が発生したときに前記Ｃ
ＰＵに割込信号を送信する割込コントローラとを有する
情報処理システムにおいて、前記ＣＰＵを複数設けると
ともに、これらＣＰＵの一つに、前記割込コントローラ
からの割込信号を検出する割込検出手段と、割込の発生
を他のＣＰＵに通知して当該デバイスの割込制御を促す
割込通知手段と、通知先ＣＰＵでの割込制御の終了を監
視する監視手段と、割込制御の終了後に前記割込コント
ローラの割込要因を消去する割込要因消去手段とを備
え、割込コントローラに接続された複数のデバイスを複
数のＣＰＵで分散制御するようにしたことを特徴とする
情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317491A JPH0561811A (ja) | 1991-09-03 | 1991-09-03 | 割込制御方式および情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317491A JPH0561811A (ja) | 1991-09-03 | 1991-09-03 | 割込制御方式および情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561811A true JPH0561811A (ja) | 1993-03-12 |
Family
ID=16793967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22317491A Withdrawn JPH0561811A (ja) | 1991-09-03 | 1991-09-03 | 割込制御方式および情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146148A (ja) * | 2006-12-06 | 2008-06-26 | Mitsubishi Electric Corp | 計算機システム |
-
1991
- 1991-09-03 JP JP22317491A patent/JPH0561811A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146148A (ja) * | 2006-12-06 | 2008-06-26 | Mitsubishi Electric Corp | 計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561811A (ja) | 割込制御方式および情報処理システム | |
| US6049840A (en) | System for providing an interrogating host with information including start-up processing status of a peripheral device stored in storing means | |
| JP3545772B2 (ja) | 動作時間監視方法 | |
| JPH06187176A (ja) | 仮想計算機 | |
| JPH0212531A (ja) | 仮想計算機の割込み制御方式 | |
| JPH0668012A (ja) | Ｉｅｅｅ−４８８バス接続装置の排他制御方式 | |
| JPH09251388A (ja) | 情報処理装置の割り込み制御方式 | |
| JPH0365746A (ja) | 入出力制御装置 | |
| JPH05100884A (ja) | デユープレツクス運用における障害時の切り換え方式 | |
| JPH05298238A (ja) | 磁気ディスクデバイス割込検出方式 | |
| JP2673048B2 (ja) | タイムアウト監視処理装置 | |
| JP2003316750A (ja) | 処理システム、処理装置及び再開処理方法 | |
| JPH0589049A (ja) | コマンド実行装置 | |
| JPH04251340A (ja) | 情報処理装置の保守制御方法 | |
| JPH05225095A (ja) | 通信制御装置 | |
| JPH07248865A (ja) | デバイスコントローラのアクティビティ検出方式 | |
| JPH0887421A (ja) | プロセス切換方法およびプロセス切換システム | |
| JPH0658654B2 (ja) | 割込み受付け制御方式 | |
| JPH0431421B2 (ja) | ||
| JPH04335414A (ja) | コンピュータシステムの自己自動回復方式 | |
| JPH09138753A (ja) | ジョブ自動制御装置 | |
| JPH05204668A (ja) | コンピュータのオペレーティングシステム | |
| JPH0553997A (ja) | マイクロコンピユータ | |
| JPH04273356A (ja) | 入出力制御装置 | |
| JPS6325367B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |