JPH056227B2 - - Google Patents
Info
- Publication number
- JPH056227B2 JPH056227B2 JP61165728A JP16572886A JPH056227B2 JP H056227 B2 JPH056227 B2 JP H056227B2 JP 61165728 A JP61165728 A JP 61165728A JP 16572886 A JP16572886 A JP 16572886A JP H056227 B2 JPH056227 B2 JP H056227B2
- Authority
- JP
- Japan
- Prior art keywords
- assignment
- program
- vector
- array
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔概要〕
配列処理プログラムのベクトル化における、代
入処理の最適化を強化する処理方式である。
入処理の最適化を強化する処理方式である。
配列データの領域にベクトルレジスタの内容を
代入する2処理が同名の配列について続き、少な
くとも一方にマスク指定がある組合わせがある場
合に、両配列データ領域が一致し、両処理間に分
岐命令が無い等の条件により、2代入処理を1代
入処理と所要のレジスタ間転送処理によつて置換
する。
代入する2処理が同名の配列について続き、少な
くとも一方にマスク指定がある組合わせがある場
合に、両配列データ領域が一致し、両処理間に分
岐命令が無い等の条件により、2代入処理を1代
入処理と所要のレジスタ間転送処理によつて置換
する。
この方式により、主記憶装置へのアクセスを減
少し目的プログラムの実行効率を改善する。
少し目的プログラムの実行効率を改善する。
本発明は、ベクトル処理装置によつて実行され
るための配列処理プログラムのベクトル化におけ
る、ベクトル化プログラムの最適化処理方式に関
する。
るための配列処理プログラムのベクトル化におけ
る、ベクトル化プログラムの最適化処理方式に関
する。
ベクトル処理装置は、配列データに関する演算
を、いわゆるパイプライン制御方式によつて連続
的に処理して、高速処理を実現する処理装置であ
る。
を、いわゆるパイプライン制御方式によつて連続
的に処理して、高速処理を実現する処理装置であ
る。
従つて、ベクトル処理装置を有効に利用するた
めには、データをできるだけ大きな1次元ベクト
ルとして扱えるように、FORTRANプログラミ
ング言語等で記述された原プログラムを所謂ベク
トル化して、ベクトル命令に対応するようなベク
トル化プログラムを生成する処理を行う。
めには、データをできるだけ大きな1次元ベクト
ルとして扱えるように、FORTRANプログラミ
ング言語等で記述された原プログラムを所謂ベク
トル化して、ベクトル命令に対応するようなベク
トル化プログラムを生成する処理を行う。
この際併せて、プログラムの実行効率を改善す
るようにプログラムを修正する、いわゆる最適化
処理が行われる。
るようにプログラムを修正する、いわゆる最適化
処理が行われる。
第2図は、計算機システムの一構成例を示すブ
ロツク図である。
ロツク図である。
ベクトル処理装置1は、主記憶装置2にある配
列データの所要部分を、主記憶装置2から読み出
して、アクセス制御部6を経てベクトルレジスタ
3の所要レジスタにロードする。
列データの所要部分を、主記憶装置2から読み出
して、アクセス制御部6を経てベクトルレジスタ
3の所要レジスタにロードする。
演算はベクトルレジスタ3上のデータについて
実行され、ベクトルレジスタ3上のデータを演算
パイプライン4によつて処理し、処理結果はベク
トルレジスタ3へ格納される。
実行され、ベクトルレジスタ3上のデータを演算
パイプライン4によつて処理し、処理結果はベク
トルレジスタ3へ格納される。
原プログラム上における、配列に指定のデータ
を代入する処理は、主記憶装置2にある配列デー
タの領域へ、ベクトルレジスタ3から所要のデー
タを格納する処理として、アクセス制御部6によ
り実行される。
を代入する処理は、主記憶装置2にある配列デー
タの領域へ、ベクトルレジスタ3から所要のデー
タを格納する処理として、アクセス制御部6によ
り実行される。
マスクレジスタ7は、ベクトル要素データに対
応するマスクビツトを保持するレジスタである。
ベクトル処理の各種命令で、マスクの指定がある
場合、被処理ベクトルの要素データと同期して、
マスクレジスタ7から指定のマスクビツトが読み
出される。
応するマスクビツトを保持するレジスタである。
ベクトル処理の各種命令で、マスクの指定がある
場合、被処理ベクトルの要素データと同期して、
マスクレジスタ7から指定のマスクビツトが読み
出される。
マスクビツトは、例えばオンであれば対応する
要素データについて当該処理を実行し、オフであ
れば処理実行を抑止する制御に使用される。
要素データについて当該処理を実行し、オフであ
れば処理実行を抑止する制御に使用される。
ベクトル処理装置1で実行されるロード、演
算、代入処理等のベクトル命令は、命令制御部5
で制御され、演算命令による所要の制御情報は、
ベクトルレジスタ3及び演算パイプライン4へ送
られ、主記憶装置2に対するアクセス命令の場合
には、アクセス先アドレスに関する情報と所要の
制御情報がアクセス制御部6へ送られる。
算、代入処理等のベクトル命令は、命令制御部5
で制御され、演算命令による所要の制御情報は、
ベクトルレジスタ3及び演算パイプライン4へ送
られ、主記憶装置2に対するアクセス命令の場合
には、アクセス先アドレスに関する情報と所要の
制御情報がアクセス制御部6へ送られる。
ベクトル処理装置1で実行されるべきプログラ
ムは、はじめFORTRAN言語等で記述された原
プログラムとして作成され、いわゆるコンパイラ
がベクトル化及び翻訳処理を行つて、目的プログ
ラムを生成する。
ムは、はじめFORTRAN言語等で記述された原
プログラムとして作成され、いわゆるコンパイラ
がベクトル化及び翻訳処理を行つて、目的プログ
ラムを生成する。
例えば第3図aはFORTRAN言語による原プ
ログラムの例であり、このプログラムの意味は公
知のように、配列Mの要素M()が真(例えば
1)であれば、配列要素A()に値0.0を代入
し、M()が偽(例えば0)であれば、値1.0を
代入するという処理を、=1から128までの127
要素について行うことを指定している。
ログラムの例であり、このプログラムの意味は公
知のように、配列Mの要素M()が真(例えば
1)であれば、配列要素A()に値0.0を代入
し、M()が偽(例えば0)であれば、値1.0を
代入するという処理を、=1から128までの127
要素について行うことを指定している。
従つて、通常のいわゆるスカラ処理装置でこの
プログラムを実行する場合には、公知のように、
主記憶装置2からM()を1要素読んで、その
内容により0.0を代入するか、1.0を代入するか決
定し、A()への代入を実行する1要素ごとの
処理シーケンスを128回反復するようにされる。
プログラムを実行する場合には、公知のように、
主記憶装置2からM()を1要素読んで、その
内容により0.0を代入するか、1.0を代入するか決
定し、A()への代入を実行する1要素ごとの
処理シーケンスを128回反復するようにされる。
このプログラムをベクトル処理装置で実行する
場合には、第3図bに概念的に示すようにベクト
ル化され、各配列データに連俗的に同種の処理を
実行するベクトル命令を有効に使用できるように
構成される。
場合には、第3図bに概念的に示すようにベクト
ル化され、各配列データに連俗的に同種の処理を
実行するベクトル命令を有効に使用できるように
構成される。
第3図bにおいて、vt1、vt2等はベクトルレジ
スタ3の一部をなす所要レジスタ群を指定し、
mt1、mt2等はマスクレジスタ7のビツト群の指
定であり、配列の添字中の*は、ベクトルとして
処理する指定の範囲を意味する。なお、それらを
定義する部分のプログラムは図示していない。
スタ3の一部をなす所要レジスタ群を指定し、
mt1、mt2等はマスクレジスタ7のビツト群の指
定であり、配列の添字中の*は、ベクトルとして
処理する指定の範囲を意味する。なお、それらを
定義する部分のプログラムは図示していない。
従つて、プログラム文10はマスクレジスタ7
のmt1に配列M1のデータをロードするベクトル
命令、プログラム文11はマスクレジスタ7の
mt2に、mt1の否定値(各マスクビツトの反転
値)を転送するベクトル演算命令を意味する。
のmt1に配列M1のデータをロードするベクトル
命令、プログラム文11はマスクレジスタ7の
mt2に、mt1の否定値(各マスクビツトの反転
値)を転送するベクトル演算命令を意味する。
なお、配列M1は、前記原プログラムの配列M
の要素に対応する値を有するビツトを、各要素と
する配列であつて、図示外のプログラムで別途準
備されているものとする。
の要素に対応する値を有するビツトを、各要素と
する配列であつて、図示外のプログラムで別途準
備されているものとする。
プログラム文12,13は、それぞれベクトル
レジスタ3のvt1及びvt2の全要素に、指定の常数
を設定するベクトルロード命令を示す。
レジスタ3のvt1及びvt2の全要素に、指定の常数
を設定するベクトルロード命令を示す。
プログラム文14,15は何れも配列Aへの代
入処理であり、それぞれベクトルレジスタのvt1
又はvt2の内容を、マスクレジスタのmt1又はmt2
の制御によつて選択的に代入するベクトル代入命
令に対応する。
入処理であり、それぞれベクトルレジスタのvt1
又はvt2の内容を、マスクレジスタのmt1又はmt2
の制御によつて選択的に代入するベクトル代入命
令に対応する。
第3図bのプログラムにより、原プログラムの
配列Aへの代入処理が、プログラム文14におけ
るmt1によりマスクされた要素への0.0の代入と、
プログラム文15における、プログラム文14で
代入されない要素への1.0の代入とで構成される。
配列Aへの代入処理が、プログラム文14におけ
るmt1によりマスクされた要素への0.0の代入と、
プログラム文15における、プログラム文14で
代入されない要素への1.0の代入とで構成される。
このように、配列の連続する要素への代入処理
の形にベクトル化されることによつて、ベクトル
処理装置1により、一般にスカラ処理装置による
より高速の処理が可能になる。
の形にベクトル化されることによつて、ベクトル
処理装置1により、一般にスカラ処理装置による
より高速の処理が可能になる。
しかし、2代入処理が同一領域に行われるの
で、各要素には何れか一方の値が代入されること
が目的であるのに、各要素に2回の参照が必要と
なり、実行効率改善の余地を有する。
で、各要素には何れか一方の値が代入されること
が目的であるのに、各要素に2回の参照が必要と
なり、実行効率改善の余地を有する。
第1図は、本発明の構成を示すブロツク図であ
る。
る。
図の19はコンパイラの代入最適化処理部を示
し、代入最適化処理部19の、20は代入組合わ
せ検出部、21は置換条件検査部、22は重なり
検査部、23は置換処理部である。
し、代入最適化処理部19の、20は代入組合わ
せ検出部、21は置換条件検査部、22は重なり
検査部、23は置換処理部である。
最適化処理において、代入最適化処理部19の
代入組合わせ検出部20はベクトル化プログラム
から、同じ配列名の配列に関して連続する代入文
の組合わせ(即ち、他の文はあつてもよいが、当
該配列に対する第3の代入文を挟まない組合わ
せ)を検出し、代入最適化候補の組合わせのリス
トを作る。
代入組合わせ検出部20はベクトル化プログラム
から、同じ配列名の配列に関して連続する代入文
の組合わせ(即ち、他の文はあつてもよいが、当
該配列に対する第3の代入文を挟まない組合わ
せ)を検出し、代入最適化候補の組合わせのリス
トを作る。
置換条件検査部21は、候補リストから分岐文
が中間に無いこと等の所定の条件に合う、即ち第
1の代入文から第2の代入文に至るプログラムの
実行経路が常に存在し、両代入文の実行はその実
行経路のみによる組合わせを選択し、有効な組合
わせとしてリストに残す。
が中間に無いこと等の所定の条件に合う、即ち第
1の代入文から第2の代入文に至るプログラムの
実行経路が常に存在し、両代入文の実行はその実
行経路のみによる組合わせを選択し、有効な組合
わせとしてリストに残す。
重なり検査部22は、候補リストに残る各組合
わせについて、2代入文の両配列の指定領域が一
致し、且つ両代入文の中間にあるプログラム文で
参照される同名の配列の領域と重なりが無い組合
わせを、最適化の対象として決定する。
わせについて、2代入文の両配列の指定領域が一
致し、且つ両代入文の中間にあるプログラム文で
参照される同名の配列の領域と重なりが無い組合
わせを、最適化の対象として決定する。
置換処理部23は、決定した組合わせについ
て、2代入文を置換して、所要のベクトルレジス
タ間転送処理、所要のマスクレジスタ設定処理、
及び1個の代入文にする。
て、2代入文を置換して、所要のベクトルレジス
タ間転送処理、所要のマスクレジスタ設定処理、
及び1個の代入文にする。
以上により、主記憶装置へのアクセスを減少す
ることによる実行効率改善が得られる。
ることによる実行効率改善が得られる。
コンパイラの代入最適化処理において、第1図
の代入組合わせ検出部20はベクトル化したプロ
グラム文を走査し、同じ配列名の配列への代入文
が連続している組合わせ(即ち、他の文はあつて
もよいが、当該配列に対する第3の代入文を挟ま
ない組合わせ)、例えば第3図bの例において、
プログラム文14からプログラム文15までの区
間の配列Aを検出し、代入最適化候補の組合わせ
の候補リスト25を作る。
の代入組合わせ検出部20はベクトル化したプロ
グラム文を走査し、同じ配列名の配列への代入文
が連続している組合わせ(即ち、他の文はあつて
もよいが、当該配列に対する第3の代入文を挟ま
ない組合わせ)、例えば第3図bの例において、
プログラム文14からプログラム文15までの区
間の配列Aを検出し、代入最適化候補の組合わせ
の候補リスト25を作る。
なお、この例で該当の2代入文は隣接し、両プ
ログラム文の間に他のプログラム文が無いが、2
代入文が隣接することは、前記のとおり必要な条
件では無い。
ログラム文の間に他のプログラム文が無いが、2
代入文が隣接することは、前記のとおり必要な条
件では無い。
置換条件検査部21は、候補リスト25の各組
合わせについて、例えば2代入文の間のプログラ
ムに分岐文が無いこと等の所定の条件、即ち組合
わせの最初の第1の代入文から後の第2の代入文
に至るプログラムの実行経路が常に存在し、両代
入文の実行はその実行経路のみであつて、第1の
代入文のみ実行して第2の代入文が実行されなか
つたり、第1の代入文の実行無しに第2の代入文
が実行されることが無いことを検査し、それらの
条件を満足する組合わせのみを、有効な組合わせ
としてリストに残す。
合わせについて、例えば2代入文の間のプログラ
ムに分岐文が無いこと等の所定の条件、即ち組合
わせの最初の第1の代入文から後の第2の代入文
に至るプログラムの実行経路が常に存在し、両代
入文の実行はその実行経路のみであつて、第1の
代入文のみ実行して第2の代入文が実行されなか
つたり、第1の代入文の実行無しに第2の代入文
が実行されることが無いことを検査し、それらの
条件を満足する組合わせのみを、有効な組合わせ
としてリストに残す。
重なり検査部22は、候補リスト25に残る各
組合わせについて、例えば重なり情報24を参照
して、両代入文の配列の指定領域が一致するこ
と、及び両代入文の間のプログラムに同名の配列
を参照するプログラム文がある場合には、それら
の何れの配列の領域とも重なりが無いことを条件
として、最適化の対象とする組合わせを決定す
る。
組合わせについて、例えば重なり情報24を参照
して、両代入文の配列の指定領域が一致するこ
と、及び両代入文の間のプログラムに同名の配列
を参照するプログラム文がある場合には、それら
の何れの配列の領域とも重なりが無いことを条件
として、最適化の対象とする組合わせを決定す
る。
重なり情報24は、例えば原プログラムのベク
トル化処理等においても必要とされる情報であつ
て、プログラム上の各同名配列ごとに、それらの
配列間について、プログラム上で指定されている
添字を照合することにより、指定領域の重なり状
態を、「完全に重なる」、「重なりあり」、「重なり
無し」のように表示するものである。
トル化処理等においても必要とされる情報であつ
て、プログラム上の各同名配列ごとに、それらの
配列間について、プログラム上で指定されている
添字を照合することにより、指定領域の重なり状
態を、「完全に重なる」、「重なりあり」、「重なり
無し」のように表示するものである。
前記第3図の例の場合、プログラム文14とプ
ログラム文15との配列Aは全く同一の添字記号
が指定されているので「完全に重なる」表示とな
つていて、両代入文の間にはこれと重なる領域を
参照するプログラム文は無いので、重なり検査部
22は前記条件から、この組合わせを最適化の対
象と決定する。
ログラム文15との配列Aは全く同一の添字記号
が指定されているので「完全に重なる」表示とな
つていて、両代入文の間にはこれと重なる領域を
参照するプログラム文は無いので、重なり検査部
22は前記条件から、この組合わせを最適化の対
象と決定する。
置換処理部23は、前記で決定した組合わせに
ついて置換を実行するために、ベクトルレジスタ
3に置換のためのベクトルレジスタ(vt10とす
る)を設け、置換対象の代入文に対応して、代入
元からvt10へのレジスタ間転送文を生成する。
ついて置換を実行するために、ベクトルレジスタ
3に置換のためのベクトルレジスタ(vt10とす
る)を設け、置換対象の代入文に対応して、代入
元からvt10へのレジスタ間転送文を生成する。
又、該代入文のマスク制御指定におけるマスク
情報の論理和マスク情報(mt10とする)を作る
プログラム文、及びmt10によるマスク制御のも
とに、vt10を代入する代入文を生成して、それら
生成したプログラム文で元の2代入文を置き換え
て処理を終わる。
情報の論理和マスク情報(mt10とする)を作る
プログラム文、及びmt10によるマスク制御のも
とに、vt10を代入する代入文を生成して、それら
生成したプログラム文で元の2代入文を置き換え
て処理を終わる。
その結果第3図bのプログラム例の場合には、
第3図cのように置換したプログラムになる。図
において、プログラム文30〜33が、bのプロ
グラム文14,15を置換するために生成され
る。
第3図cのように置換したプログラムになる。図
において、プログラム文30〜33が、bのプロ
グラム文14,15を置換するために生成され
る。
なお、前記の置換処理部23の処理において、
2代入文の一方のみマスク制御がある場合には、
生成する代入文のマスク制御は不要になり、従つ
て前記のmt10を作るプログラム文も不要になる。
2代入文の一方のみマスク制御がある場合には、
生成する代入文のマスク制御は不要になり、従つ
て前記のmt10を作るプログラム文も不要になる。
又、後の代入文にマスク制御が無い場合には、
指定領域の全配列要素が、後の代入文で更新され
るので、単に前の代入文を削除すればよく、前記
のvt10へのレジスタ間転送も不要となる。
指定領域の全配列要素が、後の代入文で更新され
るので、単に前の代入文を削除すればよく、前記
のvt10へのレジスタ間転送も不要となる。
以上の説明から明らかなように、本発明によれ
ば、ベクトル処理装置で実行するプログラムの最
適化処理において、配列への代入処理における主
記憶装置へのアクセスを減少する最適化が強化さ
れるので、実行効率を向上する目的プログラムが
得られるという著しい工業的効果がある。
ば、ベクトル処理装置で実行するプログラムの最
適化処理において、配列への代入処理における主
記憶装置へのアクセスを減少する最適化が強化さ
れるので、実行効率を向上する目的プログラムが
得られるという著しい工業的効果がある。
第1図は本発明の構成を示すブロツク図、第2
図はベクトル処理装置の一構成例ブロツク図、第
3図はプログラム例の説明図である。 図において、1はベクトル処理装置、2は主記
憶装置、3はベクトルレジスタ、4は演算パイプ
ライン、5は命令制御部、6はアクセス制御部、
7はマスクレジスタ、10〜15,30〜33は
プログラム文、19は代入最適化処理部、20は
代入組合わせ検出部、21は置換条件検査部、2
2は重なり検査部、23は置換処理部、24は重
なり情報、25は候補リスト、を示す。
図はベクトル処理装置の一構成例ブロツク図、第
3図はプログラム例の説明図である。 図において、1はベクトル処理装置、2は主記
憶装置、3はベクトルレジスタ、4は演算パイプ
ライン、5は命令制御部、6はアクセス制御部、
7はマスクレジスタ、10〜15,30〜33は
プログラム文、19は代入最適化処理部、20は
代入組合わせ検出部、21は置換条件検査部、2
2は重なり検査部、23は置換処理部、24は重
なり情報、25は候補リスト、を示す。
Claims (1)
- 【特許請求の範囲】 1 配列処理プログラムより、ベクトルレジスタ
を有するベクトル処理装置によつて実行するため
のベクトル化プログラムを生成する処理を行う計
算機において、 該ベクトル化プログラム上の同名の配列に対す
る第1及び第2の代入処理であつて、該両代入処
理の間に該配列に対する第3の代入処理が無く、
第1の代入処理から第2の代入処理に至るプログ
ラムの実行経路が常に存在し、該両代入処理の実
行はその実行経路のみによる、第1及び第2の代
入処理の組合わせを検出する手段20,21、 各該組合わせごとについて、該両代入処理の代
入先の配列データ領域が一致し、且つ該両代入処
理の中間に当該配列データ領域内を参照する処理
を挟まないことを条件として、該条件を満足する
該組合わせを決定する手段22、 及び、各該決定した組合わせごとについて、前
記2代入処理を、1個の代入処理と、所要の前記
ベクトルレジスタ間転送処理及びマスク情報生成
処理とに置換する手段23を有することを特徴と
するベクトル代入最適化処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572886A JPS6320683A (ja) | 1986-07-15 | 1986-07-15 | ベクトル代入最適化処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572886A JPS6320683A (ja) | 1986-07-15 | 1986-07-15 | ベクトル代入最適化処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320683A JPS6320683A (ja) | 1988-01-28 |
| JPH056227B2 true JPH056227B2 (ja) | 1993-01-26 |
Family
ID=15817945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16572886A Granted JPS6320683A (ja) | 1986-07-15 | 1986-07-15 | ベクトル代入最適化処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320683A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8418154B2 (en) * | 2009-02-10 | 2013-04-09 | International Business Machines Corporation | Fast vector masking algorithm for conditional data selection in SIMD architectures |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57146376A (en) * | 1981-03-06 | 1982-09-09 | Hitachi Ltd | Vector operation processor with mask |
-
1986
- 1986-07-15 JP JP16572886A patent/JPS6320683A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6320683A (ja) | 1988-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710902A (en) | Instruction dependency chain indentifier | |
| US6113650A (en) | Compiler for optimization in generating instruction sequence and compiling method | |
| US6061783A (en) | Method and apparatus for manipulation of bit fields directly in a memory source | |
| US6272596B1 (en) | Data processor | |
| EP0071028A2 (en) | Instructionshandling unit in a data processing system with instruction substitution and method of operation | |
| JP6463633B2 (ja) | ベクトルアクセス命令に応答してデータにアクセスするためのベクトルデータアクセスユニット及びデータ処理装置 | |
| JP3593346B2 (ja) | マルチポートメモリ及びそれをアクセスするデータ処理装置 | |
| JPS6312029A (ja) | 情報処理装置 | |
| EP0433864B1 (en) | Minimizing hardware pipeline breaks using software scheduling techniques during compilation | |
| JPH03150637A (ja) | パイプライン対応のレジスタ割付け方式 | |
| JPS63253468A (ja) | ベクトル処理装置 | |
| EP0798636B1 (en) | Method, system and computer program product for register allocation using multiple interference graphs | |
| JP3261239B2 (ja) | データ転送の一括化処理方法 | |
| JPH0522936B2 (ja) | ||
| JPS6320683A (ja) | ベクトル代入最適化処理方式 | |
| JP3737573B2 (ja) | Vliwプロセッサ | |
| US20210216317A1 (en) | Vector instruction dependencies | |
| JPS62202264A (ja) | ベクトル演算処理方式 | |
| JPS6314276A (ja) | 配列処理プログラム最適化処理方式 | |
| JPH06103462B2 (ja) | ベクトル・レングス制御範囲分割処理方式 | |
| JPH0440743B2 (ja) | ||
| JPH053030B2 (ja) | ||
| JP2564904B2 (ja) | プログラム最適化処理方法 | |
| JPH03119424A (ja) | 情報処理方式及び装置 | |
| JPS6015772A (ja) | ル−プ内配列処理ベクトル化処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |