JPH056290A - 異常処理方式 - Google Patents

異常処理方式

Info

Publication number
JPH056290A
JPH056290A JP3181938A JP18193891A JPH056290A JP H056290 A JPH056290 A JP H056290A JP 3181938 A JP3181938 A JP 3181938A JP 18193891 A JP18193891 A JP 18193891A JP H056290 A JPH056290 A JP H056290A
Authority
JP
Japan
Prior art keywords
abnormality
allowable
standby system
time
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3181938A
Other languages
English (en)
Inventor
Toru Ishita
亨 井下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3181938A priority Critical patent/JPH056290A/ja
Publication of JPH056290A publication Critical patent/JPH056290A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 【目的】 二重化している部分と二重化していない部分
とが混在するシステムにおいて、安定な異常処理の動作
を行わせる。 【構成】 異常検出時にタイマ回路22A,22B は許容異常
継続時間より短い時間間隔でタイミング信号を発生す
る。CPU11はそのタイミング信号に応じてシステムの
状態を監視すると共に、監視の結果から二重化している
部分の異常であるか二重化していない部分の異常である
かによりスタンバイ系への切り換えもしくはリスタート
を決定し、許容異常継続時間の満了直前にスタンバイ系
への切り換えもしくはリスタートを行わせる。また、タ
イマ回路22A,22B のタイミング信号の時間間隔を許容異
常継続時間を整数で割った値に設定し、許容異常継続時
間の満了に相当するタイミング信号により、CPU11の
ソフトウェア障害時のバックアップとして、スタンバイ
系への切り換えもしくはリスタートを行わせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は二重化している部分と二
重化していない部分とが混在するシステムにおける異常
処理方式に関するものである。
【0002】
【従来の技術】例えば、航空機の着陸を支援するため
に、航空機に方位角情報,高低角情報等を与えるマイク
ロ波着陸装置(MLS;Microwave Landing System)に
あっては、航空機は着陸時に最も危険が高いものである
ため、高い信頼性とサービスの継続性が要求される。
【0003】ところで、上記のMLSにあっては、異常
が発生しないことが理想的であるが、そのようなことは
不可能であるため、異常が発生して回復不可能となって
も、危険な状態に至る前に動作を停止させるようにして
いる。動作停止によりサービスの継続性は完全に失われ
るが、異常な電波によって航空機が誤誘導されるという
ような事態は避けることができる。
【0004】ここで、異常発生から動作停止までの許容
異常継続時間は、例えば1秒に設定されている。この値
は、信頼性とサービスの継続性とを考慮して決定された
ものである。すなわち、この時間が短かすぎると瞬間的
なノイズ等のトランジェントによっても敏感に反応して
しまってサービスの継続性が悪くなり、長すぎると航空
機に与える危険度が高くなるからである。
【0005】一方、信頼性とサービスの継続性とを向上
させるために、装置の一部を二重化し、異常が発生した
場合にスタンバイ系に切り換える等の処理を行うのが一
般的である。しかし、装置の全ての部分を二重化するこ
とは物理的もしくはコスト的に困難であるため、実際に
は二重化している部分と二重化していない部分とが混在
する形態となる。例えば、回路部分は二重化が容易であ
るが、アンテナ等の機械的部分は二重化が困難である。
【0006】図4は単一系で構成されるMLSのモニタ
およびローカルコントローラの構成を抜き出して示した
ものである。
【0007】図4において、装置の一部、例えば送信機
に異常が発生すると、異常検出回路101がそれを検出
し、異常発生の旨をタイマ回路102に与える。
【0008】タイマ回路102は異常が1秒継続するか
否かを判定し、継続した場合にはCPU103に警報信
号を与える。
【0009】CPU103は制御回路104にリスター
ト(送信機をいったんオフにした後に再びオンにする動
作)を命じる。このリスタートは瞬時のノイズ等による
誤動作から回復させるためである。
【0010】制御回路104は送信機のリスタートを所
定回数行い、それでも正常動作に至らない場合には動作
を完全に停止(シャットダウン)させる。
【0011】上述した構成は、許容された1秒という時
間を最大限に使っているが、いったん固定的な異常が発
生すると最後はシャットダウンしてしまうため、サービ
スの継続性は良くない。
【0012】次に、図5は装置の一部を二重化したML
Sのモニタおよびローカルコントローラの構成を抜き出
して示したものである。なお、図の左側を通常動作する
系とし、右側をスタンバイ系とする。
【0013】図5において、装置の一部に異常が発生す
ると、異常検出回路105,106がそれを検出し、異
常発生の旨をタイマ回路107,108に与える。
【0014】タイマ回路107,108は異常が1/2
秒継続するか否かを判定し、継続した場合にはCPU1
09に警報信号を与える。
【0015】CPU109は制御回路110にスタンバ
イ系への切り換えを命じる。
【0016】制御回路110はRF切り換え器を制御
し、スタンバイ系の送信機の信号をアンテナに供給する
ようにする。
【0017】図6は上記の異常検出から切り換えまでの
動作を図示したものである。なお、切り換え処理(ステ
ップS12)に先立ち、後の解析等のために両系統の監
視データの収集を行っている(ステップS11)。
【0018】ここで、二重化した部分の故障について
は、両部分が同時に故障する確率は無視できるほど小さ
いため、スタンバイ系への切り換えにより正常動作に戻
り、サービスの継続性は保たれる。
【0019】しかし、アンテナ等の二重化していない部
分の故障については、スタンバイ系へ切り換えても異常
は継続することになる。
【0020】この場合、再びタイマ回路107,108
が動作し、CPU109に警報信号を与え、CPU10
9は制御回路110を介して送信機のリスタートないし
はシャットダウンを行わせる。
【0021】このような動作のため、図5の構成ではタ
イマ回路107,108の時間が1/2秒となってい
る。
【0022】
【発明が解決しようとする課題】従来のMLSにおける
異常処理は上述したように行われていたが、特に、一般
に用いられている二重化した構成(図5,図6)にあっ
ては、タイマ回路の時間を1/2秒に設定せざるを得な
いため、反応が必要以上に敏感になってしまい、瞬時的
な異常によっても反応してしまい、動作が不安定となっ
て信頼性およびサービスの継続性があまり良くないとい
う欠点があった。
【0023】なお、このような欠点はMLSに限られ
ず、高い信頼性とサービスの継続性が要求され、二重化
している部分と二重化していない部分とが混在するシス
テムに共通の問題である。
【0024】本発明は上記の点に鑑み提案されたもので
あり、その目的とするところは、二重化している部分と
二重化していない部分とが混在するシステムにおいて、
安定な動作を行うことのできる異常処理方式を提供する
ことにある。
【0025】
【課題を解決するための手段】本発明は上記の目的を達
成するため、二重化している部分と二重化していない部
分とが混在するシステムにおいて、異常検出時に許容異
常継続時間より短い時間間隔でタイミング信号を与える
タイマ回路と、そのタイミング信号に応じてシステムの
状態を監視すると共に、監視の結果から二重化している
部分の異常であるか二重化していない部分の異常である
かによりスタンバイ系への切り換えもしくはリスタート
を決定し、許容異常継続時間の満了直前にスタンバイ系
への切り換えもしくはリスタートを行わせるCPUとを
備えるようにしている。
【0026】また、タイマ回路のタイミング信号の時間
間隔を許容異常継続時間を整数で割った値に設定し、許
容異常継続時間の満了に相当するタイミング信号により
スタンバイ系への切り換えもしくはリスタートを直接に
行わせ、CPUのソフトウェア障害時のバックアップも
考慮している。
【0027】
【作用】本発明の異常処理方式にあっては、異常検出時
にタイマ回路が許容異常継続時間より短い時間間隔でタ
イミング信号を与え、CPUはそのタイミング信号に応
じてシステムの状態を監視すると共に、監視の結果から
二重化している部分の異常であるか二重化していない部
分の異常であるかによりスタンバイ系への切り換えもし
くはリスタートを決定し、許容異常継続時間の満了直前
にスタンバイ系への切り換えもしくはリスタートを行わ
せる。
【0028】また、タイマ回路のタイミング信号の時間
間隔を許容異常継続時間を整数で割った値に設定し、許
容異常継続時間の満了に相当するタイミング信号によ
り、CPUのソフトウェア障害時のバックアップとし
て、スタンバイ系への切り換えもしくはリスタートを直
接に行わせる。
【0029】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。
【0030】図1は本発明の異常処理方式を適用したM
LSの構成図である。
【0031】図1において、左側は通常動作する系、右
側はスタンバイ系であり、モニタ2A,2B,送信機3
A,3B,モニタ検出器7A,7Bは二重系となってお
り、送信アンテナ5a,5b,5c,モニタアンテナ
6,ローカルコントローラ1,RF切り換え器4は単一
系となっている。
【0032】通常時には、ローカルコントローラ1の制
御のもと、送信機3AのRF信号がRF切り換え器4に
より送信アンテナ5a,5b,5cに時分割的に与えら
れるようになっている。
【0033】また、モニタ2A,2Bは送信機3A,3
Bの状態をリアルタイムに監視すると共に、モニタ検出
器7A,7Bを介してモニタアンテナ6で受信した信号
を監視しており、異常が発生した場合にローカルコント
ローラ1に対して信号を与える。
【0034】図2は図1におけるローカルコントローラ
1およびモニタ2A,2Bの内部構成を示したものであ
り、ローカルコントローラ1はCPU11と制御回路1
2とから構成され、モニタ2A,2Bは異常検出回路2
1A,21Bとタイマ回路22A,22Bとから構成さ
れている。タイマ回路22A,22Bの設定時間はここ
では1/4秒となっている。
【0035】以下、図2の構成に基づき、異常発生時の
動作を説明する。なお、図3はその動作を示す説明図で
ある。
【0036】今、図3の時刻t1で装置の一部に異常が
発生したとすると、異常検出回路21A,21Bがそれ
を検出し、異常発生の旨をタイマ回路22A,22Bに
与える。異常の検出は、送信機3A,3Bからの経路
と、モニタ検出器7A,7Bからの経路とがある。
【0037】タイマ回路22A,22Bは異常が1/4
秒継続するか否かを判定し、継続した場合には時刻t2
においてCPU11に警報信号を割り込みとして与え
る。
【0038】CPU11は、この割り込みをタイミング
信号として、ソフトウェア的に設けられた割り込みカウ
ンタに1度目の割り込みであることを意味する“1”を
セットし(ステップS1)、1/4秒より長めに設定さ
れた第1のソフトウェアタイマをセットし(ステップS
2)、両系統の監視データを収集する(ステップS
3)。
【0039】異常が更に1/4秒継続した場合、タイマ
回路22A,22Bは2度目の割り込みを時刻t3にお
いてCPU11に与える。
【0040】この場合、前回の割り込み時にセットした
第1のソフトウェアタイマがターミネートする前に割り
込みが到来することになるため、CPU11は連続して
異常が発生していることを認識し、割り込みカウンタに
2度目の割り込みであることを意味する“2”をセット
し(ステップS4)、第1のソフトウェアタイマを再び
セットし(ステップS5)、既に収集した両系統の監視
データを分析する(ステップS6)。
【0041】監視データを分析することにより、二重化
している部分の異常であるか二重化していない部分の異
常であるかが判断できる。例えば、送信アンテナ5a,
5b,5cのような二重化していない部分に異常が生じ
た場合には、モニタ2A,2Bの監視結果が同一とな
り、送信機3A,3B等の二重化している部分に異常が
生じた場合にはモニタ2A,2Bの監視結果が異なるた
め、両者を区別することができる。
【0042】そして、二重化している部分の異常である
か二重化していない部分の異常であるかにより、スタン
バイ系への切り換えを行うかリスタートを行うかを決定
する。すなわち、二重化している部分の異常である場合
にはスタンバイ系へ切り換えることは意味があるが、二
重化していない部分の異常に対してはスタンバイ系への
切り換えは意味をなさず、単一系としてのリスタートを
行うべきだからである。
【0043】次いで、異常が更に1/4秒継続した場
合、タイマ回路22A,22Bは3度目の割り込みを時
刻t4においてCPU11に与える。
【0044】この場合、前回の割り込み時にセットした
第1のソフトウェアタイマがターミネートする前に割り
込みが到来することになるため、CPU11は連続して
異常が発生していることを認識し、割り込みカウンタに
3度目の割り込みであることを意味する“3”をセット
し(ステップS7)、1/4秒より短めに設定された第
2のソフトウェアタイマをセットし(ステップS8)、
既に行った監視データの分析に基づく処理を最終的に決
定する(ステップS9)。なお、第2のソフトウェアタ
イマは今までの第1のソフトウェアタイマのように異常
の継続を判断するためのものではなく、スタンバイ系へ
の切り換えもしくはリスタートを行うタイミングを定め
るためのものである。
【0045】そして、異常が継続する場合、時刻t5に
おいて、第2のソフトウェアタイマがターミネートする
タイミングで、CPU11は制御回路12に処理を指令
し、制御回路12はスタンバイ系への切り換えであれば
RF切り換え器4を制御してスタンバイ系の送信機3B
に切り換えを行い、リスタートであれば送信機3A,3
Bのリスタートを数回行った上で異常が回避できなけれ
ばシャットダウンを行う。
【0046】また、上記のスタンバイ系への切り換えも
しくはリスタートがCPU11のソフトウェア障害等に
よって行われなかった場合、タイマ回路22A,22B
から制御回路12へ4度目の割り込み信号が直接に与え
られるようになっており、これにより許容異常継続時間
に相当する時刻t6においてスタンバイ系への切り換え
もしくはリスタートが実行される。
【0047】なお、上記の実施例ではタイマ回路22
A,22Bの設定時間を1/4秒としたが、許容異常継
続時間内にシステムの状態をチェックして許容異常継続
時間の満了時にスタンバイ系への切り換えもしくはリス
タートを行うことができるような時期にタイミング信号
を送出することができるものであれば、他の値でも差し
支えない。また、CPUのソフトウェア障害時のバック
アップを考慮する必要がなければ、許容異常継続時間を
整数で割った値とする必要もない。
【0048】
【発明の効果】以上説明したように、本発明の異常処理
方式にあっては、定められた許容異常継続時間を最大限
に利用し、その間にシステムの状態をチェックして必要
な処理を決定し、許容異常継続時間の満了時にスタンバ
イ系への切り換えもしくはリスタートを行うようにして
いるので、モニタの感度を必要以上に敏感にすることが
なく、安定した動作が行えるという効果がある。
【0049】また、ソフトウェア障害時のバックアップ
も容易に行えるため、システムの信頼性をいっそう高め
ることができる。
【図面の簡単な説明】
【図1】本発明の異常処理方式の一実施例を示す構成図
である。
【図2】図1のモニタおよびローカルコントローラの詳
細図である。
【図3】図2のタイマ回路およびCPUの動作説明図で
ある。
【図4】従来の単一系のモニタおよびローカルコントロ
ーラの構成図である。
【図5】従来の二重系のモニタおよびローカルコントロ
ーラの構成図である。
【図6】図5のタイマ回路およびCPUの動作説明図で
ある。
【符号の説明】
1……………………ローカルコントローラ 11…………………CPU 12…………………制御回路 2A,2B…………モニタ 21A,21B……異常検出回路 22A,22B……タイマ回路 3A,3B…………送信機 4……………………RF切り換え器 5a,5b,5c…送信アンテナ 6……………………モニタアンテナ 7A,7B…………モニタ検出器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 二重化している部分と二重化していない
    部分とが混在するシステムにおいて、異常検出時に許容
    異常継続時間より短い時間間隔でタイミング信号を与え
    るタイマ回路と、そのタイミング信号に応じてシステム
    の状態を監視すると共に、監視の結果から二重化してい
    る部分の異常であるか二重化していない部分の異常であ
    るかによりスタンバイ系への切り換えもしくはリスター
    トを決定し、許容異常継続時間の満了直前にスタンバイ
    系への切り換えもしくはリスタートを行わせるCPUと
    を備えたことを特徴とする異常処理方式。
  2. 【請求項2】 タイマ回路のタイミング信号の時間間隔
    を許容異常継続時間を整数で割った値に設定し、許容異
    常継続時間の満了に相当するタイミング信号により、C
    PUのソフトウェア障害時のバックアップとして、スタ
    ンバイ系への切り換えもしくはリスタートを直接に行わ
    せることを特徴とした請求項1記載の異常処理方式。
JP3181938A 1991-06-26 1991-06-26 異常処理方式 Pending JPH056290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3181938A JPH056290A (ja) 1991-06-26 1991-06-26 異常処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3181938A JPH056290A (ja) 1991-06-26 1991-06-26 異常処理方式

Publications (1)

Publication Number Publication Date
JPH056290A true JPH056290A (ja) 1993-01-14

Family

ID=16109524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3181938A Pending JPH056290A (ja) 1991-06-26 1991-06-26 異常処理方式

Country Status (1)

Country Link
JP (1) JPH056290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250059082A1 (en) * 2021-12-02 2025-02-20 Nippon Sheet Glass Company, Limited Glass fiber

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288233A (ja) * 1985-06-14 1986-12-18 Fuji Electric Co Ltd 切換え制御装置
JPS63174149A (ja) * 1987-01-13 1988-07-18 Nec Corp 情報処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288233A (ja) * 1985-06-14 1986-12-18 Fuji Electric Co Ltd 切換え制御装置
JPS63174149A (ja) * 1987-01-13 1988-07-18 Nec Corp 情報処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250059082A1 (en) * 2021-12-02 2025-02-20 Nippon Sheet Glass Company, Limited Glass fiber

Similar Documents

Publication Publication Date Title
US5638510A (en) Multiplexed system with watch dog timers
JP2001034495A (ja) 二重化システム
JPH056290A (ja) 異常処理方式
CN115743522B (zh) 一种大型运输机备份飞控系统激活方法及系统
JPH0588926A (ja) 監視制御系の自動切替回路
JP2578985B2 (ja) 二重化制御装置
JPH0644093A (ja) 二重化装置切替方式
JP3107104B2 (ja) 待機冗長方式
JP2600524B2 (ja) エレベータの遠隔監視装置
JPH09223444A (ja) 補助リレー駆動回路
JPH0729986U (ja) 監視制御装置
JP2748775B2 (ja) データ回線の障害検出回路
JP2977705B2 (ja) ネットワーク接続された多重化コンピュータシステムの制御方式
JPH02311099A (ja) 誤動作防止制御方式
JP2001325117A (ja) 待機2重系情報処理装置およびその系状態確定方法
JPH03164901A (ja) 二重系切換装置
JPH0630069B2 (ja) 多重化システム
JP2570118B2 (ja) ファーフィールドモニタ装置
JPS6120437A (ja) 送信装置自動制御方式
JP2002104192A (ja) 電子踏切制御装置
JPH05342058A (ja) プロセス異常検知方式
JP2677200B2 (ja) 正常系即時選択回路
JPH02305037A (ja) データ伝送システムの異常検出方式
JPH02180495A (ja) 多重選択検出方法
JPH06175869A (ja) 二重化計算機システム