JPH0563548A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0563548A JPH0563548A JP3217700A JP21770091A JPH0563548A JP H0563548 A JPH0563548 A JP H0563548A JP 3217700 A JP3217700 A JP 3217700A JP 21770091 A JP21770091 A JP 21770091A JP H0563548 A JPH0563548 A JP H0563548A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- input
- circuit
- output
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】ＣＭＯＳ論理回路の静消費電流がゼロの特徴を
そこなうことなく消費電流が減少する論理回路を提供す
る。 【構成】３ステート論理回路１〜３と、ＣＭＯＳ入力論
理回路４の間に、非反転型論理回路６と、抵抗を５を配
置する。３ステート論理回路１〜３のすべてが、ハイ・
インピーダンスになった場合でも、非反転論理回路６は
抵抗５を通して出力がフィードバックされているため、
ＣＭＯＳ入力論理回路４の入力がハイ・インピーダンス
になることはない。
そこなうことなく消費電流が減少する論理回路を提供す
る。 【構成】３ステート論理回路１〜３と、ＣＭＯＳ入力論
理回路４の間に、非反転型論理回路６と、抵抗を５を配
置する。３ステート論理回路１〜３のすべてが、ハイ・
インピーダンスになった場合でも、非反転論理回路６は
抵抗５を通して出力がフィードバックされているため、
ＣＭＯＳ入力論理回路４の入力がハイ・インピーダンス
になることはない。
Description
【０００１】
【産業上の利用分野】本発明は論理回路に関し、特にＣ
ＭＯＳゲートを用いた改良された論理回路に関する。
ＭＯＳゲートを用いた改良された論理回路に関する。
【０００２】
【従来の技術】従来の論理回路は図２に示すように、１
〜３は３ステート出力論理回路であり、制御端子１Ａ，
２Ａ，３Ａからの制御信号によりハイレベル、ローレベ
ル、ハイ・インピーダンスの３ステート（トライステー
トともいう）を実現する。４はＣＭＯＳ入力論理回路、
７はプルアップ抵抗である。今、３ステート出力論理回
路１〜３のいずれもがハイ・インピーダンス状態の時
に、もしプルアップ抵抗７がないと、ＣＭＯＳ入力論理
回路４はハイレベル、ローレベルが不定の浮遊状態とな
ってしまい、ＣＭＯＳ入力論理回路４の出力が安定しな
かったり、誤動作をおこしたり、過電流が流れたりす
る。この現象を防止するためにプルアップ抵抗７をもち
いて、＋電源ＶＤＤと接続し、入力をハイレベルに固定
する方法をとっている。
〜３は３ステート出力論理回路であり、制御端子１Ａ，
２Ａ，３Ａからの制御信号によりハイレベル、ローレベ
ル、ハイ・インピーダンスの３ステート（トライステー
トともいう）を実現する。４はＣＭＯＳ入力論理回路、
７はプルアップ抵抗である。今、３ステート出力論理回
路１〜３のいずれもがハイ・インピーダンス状態の時
に、もしプルアップ抵抗７がないと、ＣＭＯＳ入力論理
回路４はハイレベル、ローレベルが不定の浮遊状態とな
ってしまい、ＣＭＯＳ入力論理回路４の出力が安定しな
かったり、誤動作をおこしたり、過電流が流れたりす
る。この現象を防止するためにプルアップ抵抗７をもち
いて、＋電源ＶＤＤと接続し、入力をハイレベルに固定
する方法をとっている。
【０００３】
【発明が解決しようとする課題】この従来の論理回路に
おけるプルアップ抵抗を用いる浮遊状態防止回路は、前
段の出力論理回路がローレベルの時に抵抗を通じて電流
が流れてしまうという欠点があった。特に論理回路がＣ
ＭＯＳで構成されている場合に、論理回路自体はほとん
ど消費電流がゼロなのに、プルアップ抵抗のために電流
が流れてしまうのでＣＭＯＳの定消費電流特性がそこな
われるという欠点がある。
おけるプルアップ抵抗を用いる浮遊状態防止回路は、前
段の出力論理回路がローレベルの時に抵抗を通じて電流
が流れてしまうという欠点があった。特に論理回路がＣ
ＭＯＳで構成されている場合に、論理回路自体はほとん
ど消費電流がゼロなのに、プルアップ抵抗のために電流
が流れてしまうのでＣＭＯＳの定消費電流特性がそこな
われるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の論理回路は非反
転論理回路と、この非反転論理回路に並列接続される抵
抗により前記非反転論理回路に正帰還をかける回路を有
し、この非反転論理回路の出力がＣＭＯＳ入力の論理回
路に接続される。
転論理回路と、この非反転論理回路に並列接続される抵
抗により前記非反転論理回路に正帰還をかける回路を有
し、この非反転論理回路の出力がＣＭＯＳ入力の論理回
路に接続される。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。本実施例
は３ステート論理回路（以下論理回路という）１〜３と
ＣＭＯＳ入力論理回路の間に非反転型論理回路６と並列
接続される抵抗５を設けている。ここで、論理回路１の
出力がローレベルで論理回路２，３の出力がハイ・イン
ピーダンスの場合に、非反転型論理回路６の入力はロー
レベル、出力もローレベルなので、ＭＯＳ入力論理回路
４の入力にはローレベルが入力される。次に論理回路１
の出力がハイ・インピーダンスになった時は、非反転型
論理回路６の入力には抵抗５を通してローレベルが入力
されるため、出力はローレベルのままとなり、したがっ
てＣＭＯＳ入力論理回路４の入力もローレベルのままで
ある。論理回路１の出力がハイレベルになった場合に
は、非反転型論理回路６の入力はハイレベル、ＣＭＯＳ
入力回路４の入力はハイレベルとなる。この後論理回路
１の出力がハイ・インピーダンスになると、非反転型論
理回路６の入力には抵抗５を通してハイレベルが入力さ
れるために、出力はハイレベルのままとなり、したがっ
てＣＭＯＳ入力論理回路４の入力もハイレベルのままで
ある。このように本回路ではハイ・インピーダンスが入
力された場合に前の状態を保持する働きを有する。この
結果非反転型論理回路６の出力はハイレベルもしくはロ
ーレベルのいずれかとなり、ＣＭＯＳ入力の論理回路４
に加わる入力はハイ・インピーダンスになることはな
い。また本回路において電流が流れるのは論理状態が変
化する瞬間だけで、定常的に電流は流れない。
る。図１は本発明の一実施例の回路図である。本実施例
は３ステート論理回路（以下論理回路という）１〜３と
ＣＭＯＳ入力論理回路の間に非反転型論理回路６と並列
接続される抵抗５を設けている。ここで、論理回路１の
出力がローレベルで論理回路２，３の出力がハイ・イン
ピーダンスの場合に、非反転型論理回路６の入力はロー
レベル、出力もローレベルなので、ＭＯＳ入力論理回路
４の入力にはローレベルが入力される。次に論理回路１
の出力がハイ・インピーダンスになった時は、非反転型
論理回路６の入力には抵抗５を通してローレベルが入力
されるため、出力はローレベルのままとなり、したがっ
てＣＭＯＳ入力論理回路４の入力もローレベルのままで
ある。論理回路１の出力がハイレベルになった場合に
は、非反転型論理回路６の入力はハイレベル、ＣＭＯＳ
入力回路４の入力はハイレベルとなる。この後論理回路
１の出力がハイ・インピーダンスになると、非反転型論
理回路６の入力には抵抗５を通してハイレベルが入力さ
れるために、出力はハイレベルのままとなり、したがっ
てＣＭＯＳ入力論理回路４の入力もハイレベルのままで
ある。このように本回路ではハイ・インピーダンスが入
力された場合に前の状態を保持する働きを有する。この
結果非反転型論理回路６の出力はハイレベルもしくはロ
ーレベルのいずれかとなり、ＣＭＯＳ入力の論理回路４
に加わる入力はハイ・インピーダンスになることはな
い。また本回路において電流が流れるのは論理状態が変
化する瞬間だけで、定常的に電流は流れない。
【０００６】
【発明の効果】以上説明したように本発明は、論理回路
の状態にかかわらず定常的に流れる電流がなく静消費電
流をゼロにすることができるので、ＣＭＯＳ論理回路の
特徴をそこなうことがない。したがって低消費電流を求
められている装置や電池で動作する装置等に応用して大
きい効果がある。
の状態にかかわらず定常的に流れる電流がなく静消費電
流をゼロにすることができるので、ＣＭＯＳ論理回路の
特徴をそこなうことがない。したがって低消費電流を求
められている装置や電池で動作する装置等に応用して大
きい効果がある。
【図１】本発明の一実施例の回路図である。
【図２】従来の論理回路を示した回路図である。
１，２，３ ３ステート出力論理回路 ４ ＣＭＯＳ入力論理回路 ５ 抵抗 ６ 非反転型論理回路 ７ プルアップ抵抗
Claims (2)
- 【請求項１】 非反転論理回路と、この非反転論理回路
に並列接続される抵抗により前記非反転論理回路に正帰
還をかける回路を有し、この非反転論理回路の出力がＣ
ＭＯＳ入力の論理回路に接続されることを特徴とする論
理回路。 - 【請求項２】 前記非反転論理回路の入力に複数の３ス
テート出力論理回路を接続し、３ステートのいずれの状
態においても定常的に流れる電流がないことを特徴とす
る請求項１記載の論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217700A JPH0563548A (ja) | 1991-08-29 | 1991-08-29 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217700A JPH0563548A (ja) | 1991-08-29 | 1991-08-29 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563548A true JPH0563548A (ja) | 1993-03-12 |
Family
ID=16708359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217700A Pending JPH0563548A (ja) | 1991-08-29 | 1991-08-29 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563548A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057162A (ja) * | 1973-09-17 | 1975-05-19 | ||
| JPS63127618A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 三状態バツフア回路 |
-
1991
- 1991-08-29 JP JP3217700A patent/JPH0563548A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057162A (ja) * | 1973-09-17 | 1975-05-19 | ||
| JPS63127618A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 三状態バツフア回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JP3565067B2 (ja) | Ｃｍｏｓロジック用電源回路 | |
| JPH09311148A (ja) | 電圧検出回路 | |
| JP2004304475A (ja) | トレラント入力回路 | |
| JP2570575B2 (ja) | フリップフロップ回路 | |
| EP0138126A2 (en) | Logic circuit with low power structure | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JP2938589B2 (ja) | 半導体集積回路 | |
| KR940005690B1 (ko) | 전류미러 센스증폭기 | |
| JPS5995729A (ja) | 集積回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPH05102807A (ja) | 比較器 | |
| JP2752778B2 (ja) | 半導体集積回路 | |
| JPH0357316A (ja) | プルアップ・プルダウン入力回路 | |
| JPH0244914A (ja) | 半導体装置の入力回路 | |
| JPH04361420A (ja) | 電圧比較回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPS6013572B2 (ja) | 過渡状態検出装置 | |
| JPH07154236A (ja) | 半導体集積回路装置 | |
| JPH0621324A (ja) | 半導体装置の入出力保護回路 | |
| JPH02149999A (ja) | レベルホールド回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |