JPH0244914A - 半導体装置の入力回路 - Google Patents
半導体装置の入力回路Info
- Publication number
- JPH0244914A JPH0244914A JP63196692A JP19669288A JPH0244914A JP H0244914 A JPH0244914 A JP H0244914A JP 63196692 A JP63196692 A JP 63196692A JP 19669288 A JP19669288 A JP 19669288A JP H0244914 A JPH0244914 A JP H0244914A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- input terminal
- current
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000000295 complement effect Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＭＯ８等の相補形論理半導体装置の入力回
路に関し、特に入力端子か開放または高インピータンス
状態となる場合の入力回路に関する。
路に関し、特に入力端子か開放または高インピータンス
状態となる場合の入力回路に関する。
従来のＣＭＯ３回路の入力回路は、入力端子が開放また
は高インピータンス状態となった場合、初段の入力回路
のレベルが不安定になるため、貫通電流を生じ、その消
費電力が増加する。そのため、入力のレベルを固定する
ように、プル・アップ抵抗及びプルダウン抵抗を入力端
子に設けていた。
は高インピータンス状態となった場合、初段の入力回路
のレベルが不安定になるため、貫通電流を生じ、その消
費電力が増加する。そのため、入力のレベルを固定する
ように、プル・アップ抵抗及びプルダウン抵抗を入力端
子に設けていた。
上述した従来の入力回路では、入力端子がプル・アップ
抵抗または、プルタウン抵抗を介して電源またはクラン
ドに接続されているので、アクティブ状態では入力電流
が増加し、さらに装置の消費電力を増加させるという欠
点かある。
抵抗または、プルタウン抵抗を介して電源またはクラン
ドに接続されているので、アクティブ状態では入力電流
が増加し、さらに装置の消費電力を増加させるという欠
点かある。
本発明の目的は、このような欠点を除き、入力端子が開
放または高インピーダンス状態になっても定常的な貫通
電流が流れないようにして入力電流の増加を防き、消費
電力を少なくした半導体装置の入力回路を提供すること
にある。
放または高インピーダンス状態になっても定常的な貫通
電流が流れないようにして入力電流の増加を防き、消費
電力を少なくした半導体装置の入力回路を提供すること
にある。
本発明の構成は、入力端子から入力保護回路を介して相
補形論理半導体装置が接続された半導体装置の入力回路
において、少なくとも第１および第２のインバータ回路
からなり、これら第１のインバータ回路の入力端と第２
のインバータ回路の出力端とが前記入力に接続され、か
つこれら第１のインバータ回路の出力端と第２のインバ
ータ回路の入力端とが接続されたことを特徴とする。
補形論理半導体装置が接続された半導体装置の入力回路
において、少なくとも第１および第２のインバータ回路
からなり、これら第１のインバータ回路の入力端と第２
のインバータ回路の出力端とが前記入力に接続され、か
つこれら第１のインバータ回路の出力端と第２のインバ
ータ回路の入力端とが接続されたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。図において
、１は入力端子、２は静電保護素子、３は第１のインバ
ータ回路、４は第２のインバータ回路である。本実施例
のインバータ回路３，４は入力端と出力端かそれぞれ接
続されてラッチ回路を構成している。
、１は入力端子、２は静電保護素子、３は第１のインバ
ータ回路、４は第２のインバータ回路である。本実施例
のインバータ回路３，４は入力端と出力端かそれぞれ接
続されてラッチ回路を構成している。
なお、通常入力端子１には、入力保護回路としてタイオ
ート、１〜ランビスタ、ＭＯＳＦＥＴなどからなる静電
保護素子２が接地または電源との間に接続され、静電気
による過電圧入力を抑えている。
ート、１〜ランビスタ、ＭＯＳＦＥＴなどからなる静電
保護素子２が接地または電源との間に接続され、静電気
による過電圧入力を抑えている。
このため、入力端子１が、開放または高インピータンス
状態の場合、インバータ回路５の入力端子がｒＨＪレベ
ルまたは「Ｌ」レベルに固定されるため、貫通電流か流
れることはない。
状態の場合、インバータ回路５の入力端子がｒＨＪレベ
ルまたは「Ｌ」レベルに固定されるため、貫通電流か流
れることはない。
第２図は本発明の第２の実施例の回路図である。この回
路ては、インバータ回路３，４で構成されるラッチ回路
のインバータ回路３を、入力信号の伝搬用として用いた
ちのである。この場合も、入力端子１が開放または高イ
ンピーダンス状態になった場合に定常的な貫通電流によ
り消費電力が増加することはない。
路ては、インバータ回路３，４で構成されるラッチ回路
のインバータ回路３を、入力信号の伝搬用として用いた
ちのである。この場合も、入力端子１が開放または高イ
ンピーダンス状態になった場合に定常的な貫通電流によ
り消費電力が増加することはない。
以上説明したように本発明は、ＣＭＯ３等の相補形論理
半導体装置の入力端子に対してラッチ回路を組み込む事
により、入力の状態がＨレベル、Ｌレベル、及び開放ま
たは高インピータンスのいずれの場合にも、定常的な貫
通電流をなくし、入力電流の増加を防き、消費電流の増
加をおさえるという効果がある。
半導体装置の入力端子に対してラッチ回路を組み込む事
により、入力の状態がＨレベル、Ｌレベル、及び開放ま
たは高インピータンスのいずれの場合にも、定常的な貫
通電流をなくし、入力電流の増加を防き、消費電流の増
加をおさえるという効果がある。
第１図、第２図は本発明の第１および第２の実施例の回
路図である。 １・・・入力端子、２・・・静電保護素子、３，４．５
・・・インバータ回路、６・入力回路の出力端子。
路図である。 １・・・入力端子、２・・・静電保護素子、３，４．５
・・・インバータ回路、６・入力回路の出力端子。
Claims (1)
- 入力端子から入力保護回路を介して相補形論理半導体装
置が接続された半導体装置の入力回路において、少なく
とも第１および第２のインバータ回路からなり、これら
第１のインバータ回路の入力端と第２のインバータ回路
の出力端とが前記入力に接続され、かつこれら第１のイ
ンバータ回路の出力端と第２のインバータ回路の入力端
とが接続されたことを特徴とする半導体装置の入力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196692A JPH0244914A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196692A JPH0244914A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244914A true JPH0244914A (ja) | 1990-02-14 |
Family
ID=16362004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196692A Pending JPH0244914A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5139449A (en) * | 1989-03-23 | 1992-08-18 | Honda Giken Kogyo Kabushiki Kaisha | Rust preventive treatment method for aluminum basis material and outboard motor body of aluminum make |
-
1988
- 1988-08-05 JP JP63196692A patent/JPH0244914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5139449A (en) * | 1989-03-23 | 1992-08-18 | Honda Giken Kogyo Kabushiki Kaisha | Rust preventive treatment method for aluminum basis material and outboard motor body of aluminum make |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPH0946211A (ja) | 入力バッファ | |
| CN110635448B (zh) | 一种低静态电流且具有动态滤波功能的欠压保护电路 | |
| JPH03158018A (ja) | 入力回路 | |
| JPH0244914A (ja) | 半導体装置の入力回路 | |
| JPS61154157A (ja) | 半導体集積回路 | |
| JPH03175730A (ja) | 出力バツフア | |
| JPH0316648B2 (ja) | ||
| JPH11243639A (ja) | 半導体回路 | |
| JPS63311817A (ja) | 入出力バツフア回路 | |
| JP2739785B2 (ja) | テスト信号入力回路 | |
| JPS63169120A (ja) | 集積回路の入出力バツフア回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JP2712411B2 (ja) | テスト回路 | |
| JPH02154522A (ja) | 入力端子回路 | |
| JPS57180224A (en) | Flip-flop circuit | |
| JPH04160921A (ja) | ハイ・インピーダンス防止回路 | |
| JPH0563548A (ja) | 論理回路 | |
| JPS60137128A (ja) | デジタル回路の出力装置 | |
| JPH03808B2 (ja) | ||
| JPH0357316A (ja) | プルアップ・プルダウン入力回路 | |
| JPH04199909A (ja) | Ｃ―ｍｏｓ入力回路 | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JPH0449658A (ja) | 半導体集積回路装置 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 |