JPH056372B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号判別回路に係り、さらに詳しく述
べるならば、たとえばテレビジヨン映像信号の有
無を検出し、映像信号のない時、あるいは正規の
映像信号でない場合に、これを判別するもので、
判別された後の信号は、たとえば音声信号を遮断
するなどに用いられる信号判別回路に関する。

従来例の構成とその問題点 たとえば、映像信号の有無を判別する最も簡便
な方法は、映像信号の振幅値を直接検出すること
であるが、それでは、正規な映像信号と雑音との
区別が困難であり、実用的に使用することは不可
能である。一方、テレビジヨン受像機のように、
フライバツクパルスを具備する映像装置では、こ
のフライバツクパルスが同期信号と合致した位相
を有するところから、AND回路やNAND回路で
両パルスの論理積をとることで比較的容易に映像
信号の有無の判別回路が構成できる。しかしなが
ら、フライバツクパルスを具備しない映像装置た
とえばVTR（ビデオテープレコーダ）では前記の
構成は不可能である。

さらに、正規の映像信号にノイズが混入して、
画像が鮮明でなくなつた場合でも、画像が認知で
きる程度のものであれば、正規の映像信号として
判別されなければならない。しかし、正規の映像
信号に対してノイズ量が大きくなると正規の映像
信号としては判別されない不都合が生じる。この
ような不都合を排除するには、雑音除去回路等の
回路機能を信号判別回路の必須の回路要素としな
ければならない。しかも、上記の機能を有する信
号判別回路をたとえば集積回路装置内に作り込む
場合は、外付ピン数に制限があるために、比較的
コストが高くなることを是認しなければならな
い。

発明の目的 本発明は、上記の不都合を克服するためになさ
れたものであつて、とりわけ、フライバツクパル
スを具備しないVTR等に好適な映像信号判別回
路を提供する目的を有する。

さらに本発明の別の目的は、きわめて簡単な回
路構成によつて、したがつて雑音除去回路等を具
えるまでもなく、ノイズに対して誤動作のない信
号判別回路を提供するところにある。

発明の構成 本発明は一部の期間がAFC回路の基準入力信
号のパルス幅よりも小さく選ばれた鋸歯状波およ
び同鋸歯状波の上限値と下限値とに同期し、か
つ、前記基準入力信号のパルス幅よりも小さく選
ばれた発振パルスが生成されるCR発振器と、エ
ミツタ共通接続された一対のトランジスタの一方
のベースに前記鋸歯状波を受け入れ、他方のベー
スに電圧を与えて前記鋸歯状波を矩形波に変換す
る波形変換回路と、前記矩形波を前記AFC回路
の出力信号によつて前記CR発振器の発振周波数
を制御するループを構成し、前記発振パルスを一
方の入力とし、前記基準入力信号を積分回路を介
して他方の入力とする論理積回路とを備えた信号
判別回路である。

実施例の説明 第１図は、本発明の信号判別回路の一実施例を
示し、第２図は第１図要部の動作波形図を示す。

以下、これらの図を参照して動作を詳細に説明
する。

まず、水平発振入力端子１３の電位は、水平ホ
ールドポリユーム１９を介して電源端子２０から
水平発振用コンデンサ１８に充電される充電電位
が加わる。この充電電位は、トランジスタ２４の
ベース電位として加えられ、トランジスタ２４と
エミツタ共通接続されるトランジスタ２５の初期
のベース電位V_Hは抵抗R₂8，R₂₉およびR₃₀と電源
電圧V_CCとで次式で与えられる。

V_H＝V_CC・（R₂₉＋R₃₀）／（R₂₈＋R₂₉＋R₃₀）
……(1) ここで、R₂₈，R₂₉，R₃₀は第１図における抵抗
２８，２９，３０の抵抗値であり、V_CCは電源端
子２０に加えられる電圧値である。トランジスタ
２４のベース電位が前記V_Hに達すると、トラン
ジスタ２４がオンし、トランジスタ２５がオフと
なり、トランジスタ２４のコレクタには、抵抗２
７を介して電流源２６の電流I₂₆が流れる。この
結果トランジスタ３３がオンして、トランジスタ
３１および２２がオンし、トランジスタ３１のコ
レクタ電位はコレクタ飽和電圧値となる。この飽
和電圧を略零ボルトとみなすと、このときのトラ
ンジスタ２５のベース電位V_Lは次式で与えられ
る。

V_L＝L_CC・R₂₉／（R₂₈＋R₂₉） ……(2) 一方、トランジスタ２２がオンすると、水平発
振入力端子１３に充電された電荷は、抵抗２１お
よびトランジスタ２２を介して前記V_Lの電位ま
で放電される。水平発振入力端子１３即ちトラン
ジスタ２４のベース電位が前記V_Lに達すると、
トランジスタ２５がオンし、トランジスタ２４が
オフとなり、前記トランジスタ３３，３１および
２２のオン、オフ動作が逆になつて、再び水平発
振用コンデンサ１８の充電が実行される。以上の
動作を繰り返すことで、水平発振入力端子１３に
は鋸歯状波が発生する。この鋸歯状波を第２図ａ
に示す。ところで、この鋸歯状波の充電時間t_cお
よび放電時間t_dは、次式で与えられる。

t_c＝R₁₉・C₁₈・l_o（V_CC−V_L）／（V_CC−V_H）
……(3) t_dR₂₁・C₁₈・l_o（V_H／V_L） ……(4) ここでR₁₉は水平ホールドボリユーム１９の抵
抗値、R₂₁は抵抗２１の抵抗値、C₁₈は水平発振用
コンデンサ１８の容量値である。

これに対応して、トランジスタ２４のコレクタ
には、第２図ｂに示す発振パルスが出力される。
このパルスは鋸歯状波の放電時間tdに相当する。
この放電期間、即ちトランジスタ２４のコレクタ
に出力されるパルス幅は、前記(4)式に示されるよ
うに抵抗２１とコンデンサ１８の値に比例する。
したがつて、抵抗２１をたとえば半導体集積回路
で構成した場合には、コンデンサ１８の容量を変
えることで、所望の水平発振パルス幅を選択する
ことができる。第２図ｃは水平発振パルス出力端
子４１に生じるパルス波形を示す。

さらに、水平発振入力端子１３に生じる鋸歯状
波は、トランジスタ３４のベースに加えられる。
このときにトランジスタ３４とエミツタ共通接続
されたトランジスタ３５のベースに直流電位V₃₇
を加えておくと、トランジスタ３４のベース電位
が、前記V₃₇より高い鋸歯状波の部分でトランジ
スタ３４がオンとなり、逆に前記V₃₇より低い部
分でトランジスタ３５がオンとなる。したがつ
て、トランジスタ３５のコレクタには第２図ｄに
示す矩形波が出力され、この矩形波はトランジス
タ４のベースに加わる。このときに、トランジス
タ４および５のベースには、直流電圧端子８の電
位V₈が抵抗６および７を介して加えられており、
トランジスタ４のベースに与えられた前記矩形波
の電位がトランジスタ５のベース電位より低くな
つた時トランジスタ５がオンする。今、水平同期
信号入力端子１からAFC回路の基準入力信号で
ある第２図ｅに示す正極性の水平同期パルスが加
えられると、トランジスタ２がオンして、トラン
ジスタ４および５から電流を引き込み、トランジ
スタ２，４，５，９，１０，１１および抵抗３，
６，７で構成されるAFC回路が作動される。

ところで、前記AFC回路は、前記水平発振パ
ルスと前記水平同期パルスの位相が合致している
時には、AFC出力端子１２に第２図ｆに示す電
流ΔI_AFCが出力される。この出力電流ΔI_AFCは、平
滑コンデンサ１４，１５および平滑用抵抗１６に
よつて平滑され、抵抗１７を介して水平発振用コ
ンデンサ１８に加えられる。第２図ｆに示すよう
に、水平発振パルスと水平同期パルスの位相が合
致している時には、１周期でのΔI_AFCの正、負両
成分の和I_AFCが零となり、水平発振用コンデンサ
１８の充放電時間は変わらない。

今、仮りに水平発振パルスの周波数が高くなつ
たとすれば、トランジスタ４のベースに加わる矩
形波の周期が短くなり、ΔI_AFCは負側が大きくな
る。ここでΔI_AFCは、AFC出力端子１２から流れ
出る方向を正としている。したがつて、I_AFCは負
となり、抵抗１７を介して水平発振用コンデンサ
１８の充電電流を引き込む。この結果水平発振用
コンデンサ１８の充電時間が長くなり、発振周波
数は低くなる。一方、発振パルスの周波数が基準
入力信号の周波数よりも低くなつた時には、トラ
ンジスタ４のベースに加わる矩形波の周期が長く
なり、ΔI_AFCは正側が大きくなる。したがつて、
I_AFCは正となり、抵抗１７を介して発振用コンデ
ンサ１８に加えられるため、逆に発振周波数は高
くなる。このように、発振器の発振パルスに正し
く合致できる。

さらに、第２図ｅに示す正極性の水平同期パル
スは、インバータ４２によつて負極性の水平同期
パルスに反転され、さらに抵抗５６およびコンデ
ンサ５４によつて積分されて、導出線４３を通じ
て論理積回路４４の一方の入力信号として加えら
れる。論理積回路４４の他方の入力には、水平発
振出力端子４１に出力された第２図ｃに示す正極
性の発振パルスが与えられ、上記両者のパルスの
比較が行われる。

次に信号判別が行われる動作について説明を行
う。

第３図〜第６図は、信号判別の動作を説明する
のに用いる図であり、第３図〜第５図共ａは水平
同期パルス状態を示し、ｂは発振パルスを示す。
そして、ｃは論理積回路４４の出力導線４５に生
じる電圧を示し、ｄはトランジスタ４６のエミツ
タ即ち、コンデンサ４８および抵抗４９によつて
尖頭値保持された電圧V₄₇を示す。なお、本発明
の信号判別回路においては、正規の映像信号状態
である場合は、尖頭値保持電圧V₄₇は“Ｌ”に、
そうでない場合は“Ｈ”になるように意図されて
いる。

最初に第３図を説明する。第３図は、正規の映
像信号があつた場合の基本的な信号判別の動作を
説明するための図である。ここで、論理積回路４
４をAND回路で構成するならば、出力端子４５
には、第３図ｃに示す零ボルトが生じる。したが
つて、尖頭値保持されたV₄₇は零ボルトとなる。
ここで、発振パルス幅τoscは、水平同期パルス幅
τsyncよりも小さく設定されていることに注目さ
れるべきである。このことは、正規な映像信号の
場合には、出力導線４５が零ボルトになるように
意図されたことに基づき、仮に、上記の設定条件
から逸脱するならば、出力導線４５には、“Ｈ”
のパルスが生じ、正常な信号判別が不可能となる
からである。

第４図は、積分機能が発揮されない場合、たと
えばコンデンサ５４が接続されなくて、水平同期
パルスにノイズＸが重畳された場合を示す。この
場合には、水平同期パルスに重畳したノイズ量が
そのまま水平発振パルス期間にのみ出力される。
この時に、尖頭値が保持される電圧は、第４図ｄ
に示されるように、“Ｈ”まで保持されずに、
V_47Aに示されるように、零ボルトと“Ｈ”との
間の電圧となる。このことは、ノイズ成分では充
分に尖頭値が保持されないことに依拠する。

第５図は、積分機能が充分に発揮された場合、
即ち第１図の回路構成下であつて、さらに、水平
同期パルスにノイズが重畳された場合を示す。同
図ａから明らかなように、水平同期パルスは抵抗
５６およびコンデンサ５４によつて積分され、同
時にノイズＸも積分されて、特にパルス幅、振幅
の小さいものは減衰する。したがつて、ノイズ量
は減少し、論理積回路４４の出力導線４５に出力
されるノイズは、第５図ｃに示されるように、第
４図ｃに示すものに比べて少くなる。この結果、
出力端子４７に取り出される電圧は、前記V_47A
よりもさらに小さくなつて、第６図のたとえば
V_4Bに指示した電圧となる。

さて、前記保持された電圧は、電圧比較器５１
の一方の入力電圧として加えられる。また、他方
の入力電圧は、基準電圧印加端子５０より基準電
圧V₅₀が与えられ、保持電圧V₄₇と基準電圧V₅₀の
両者の比較が行われ、信号判別出力端子５２に直
流電圧が出力される。この時に、基準電圧V₅₀を
境にして、保持電圧V₄₇が基準電圧V₅₀以下のと
きは、正規の信号として、逆に基準電圧V₅₀以上
の場合は、非映像信号として判別される。

また第６図から明らかなように、基準電圧V₅₀
と前記電圧V_47Bとの差は、基準電圧V₅₀と前記電
圧V_47Aとの差よりも大きくなつたことが容易に
理解できよう。このことは、ノイズ量がさらに増
えても、正常な判別が可能になつて、信号判別回
路には好都合となつた。

なお、信号判別出力端子５２に出力された電圧
は、たとえば音声信号を遮断するなどに用いられ
る。

発明の効果 以上に述べたように、本発明の信号判別回路は
水平同期パルスを基準入力信号とし、鋸歯状波を
得るときに自動的に生成される、即ち発振パルス
がAFC回路の基準入力となる水平同期パルスの
位置に合致するように構成し、さらに水平同期パ
ルスに混入したノイズを減衰するに足りるきわめ
て簡単な積分回路を設けることで、雑音除去回路
等を不要にできた。したがつて、外付端子に制約
を受ける集積回路等には特に好適であり、その利
用価値は充分に高い。

【図面の簡単な説明】

第１図は本発明の信号判別回路図、第２図ａ〜
ｆは第１図要部の動作波形図、第３図〜第５図の
ａ〜ｄは信号判別を説明するための動作波形図、
そして第６図は信号判別の特性動作図である。 １……水平同期パルス入力端子、８，３７……
直流電圧端子、１２……AFC出力端子、１３…
…発振入力端子、１４，１５……平滑用コンデン
サ、１６……平滑用抵抗、１７……抵抗、１８…
…水平発振用コンデンサ、１９……ホールドボリ
ユーム、２０……電源端子、２６，３６……電流
源、４１……水平発振パルス出力端子、４２……
インバータ、４４……論理積回路、４５……出力
導線、５０……基準電圧印加端子、５１……電圧
比較器、５２……信号判別出力端子。

Claims (1)

【特許請求の範囲】
1. １ 一部の期間がAFC回路の基準入力信号のパ
   ルス幅よりも小さく選ばれた鋸歯状波および同鋸
   歯状波の上限値と下限値とに同期し、かつ、前記
   基準入力信号のパルス幅よりも小さく選ばれた発
   振パルスが生成されるCR発振器と、エミツタ共
   通接続された一対のトランジスタの一方のベース
   に前記鋸歯状波を受け入れ、他方のベースに電圧
   を与えて前記鋸歯状波を矩形波に変換する波形変
   換回路と、前記矩形波を前記AFC回路を構成す
   る差動増幅器の一方のトランジスタのベースに与
   えて比較入力信号とし、かつ、前記AFC回路の
   出力信号によつて前記CR発振器の発振周波数を
   制御するループを構成し、前記発振パルスを一方
   の入力とし、前記基準入力信号を積分回路を介し
   て他方の入力とする論理積回路とを備えたことを
   特徴とする信号判別回路。