JPH0567013U - ベアチップを取付けたハイブリッドｉｃ - Google Patents

Abstract

(57)【要約】 【目的】ハイブリッドＩＣの高密度実装を可能とする。 【構成】セラミック基板１の上にＧＮＤパターン２とベ
アチップ６とは直接接続されない回路パターン３が配置
されている。回路パターン３の上にクロスオーバ用誘電
体４を厚膜印刷により積層し、ＧＮＤパターン２とクロ
スオーバ用誘電体４の上にベアチップ６が導電性エポキ
シペースト５により固定されている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はハイブリッドＩＣに係わり、特に、厚膜ハイブリッドＩＣのベアチ ップ実装手段に関する。

【０００２】

【従来の技術】

従来、厚膜ハイブリッドＩＣにおけるセラミック基板にベアチップを実装する 場合、ベアチップ底部にＧＮＤのＡｌ膜があると、図３に示すようにベアチップ ６の下にＧＮＤパターン２を配置して導電性エポキシペースト５によりベアチッ プ６を固定していた。この場合、回路パターン３はベアチップ６を避けて形成さ れる。

【０００３】 また、ベアチップ底部にＧＮＤのＡｌ膜がない場合には、図４に示すようにセ ラミック地の上にエポキシペースト５ａでベアチップ６を固定していた。

【０００４】

【考案が解決しようとする問題点】

上記した従来のハイブリッドＩＣでは、ベアチップの下のスペースにパターン の形成ができないために、パターンを高密度に形成することができなかった。

【０００５】 この考案は上記した点に鑑みてなされたものであって、その目的とするところ は、ベアチップ下部のスペースを有効に利用したハイブリッドＩＣを提供するこ とにある。

【０００６】

【課題を解決するための手段】

この考案のハイブリッドＩＣは、ハイブリッドＩＣの導体パターンの上に絶縁 体として使用する誘電体層を形成しその上にかかるようにベアチップを固定した ものである。

【０００７】

【作用】

この考案のハイブリッドＩＣによれば、基板のベアチップの下の部分にもパタ ーンが形成されその上に誘電体層を形成してベアチップが固定されるので、パタ ーンを形成する部分が広くなり高密度の実装が可能である。

【０００８】

【実施例】

この考案の実施例であるハイブリッドＩＣを図面に基づいて説明する。図１は この考案の実施例である厚膜ハイブリッドＩＣの部分を示す斜視図である。また 、図２は同厚膜ハイブリッドＩＣの部分を示す断面図である。

【０００９】 図に示すようにセラミック基板１の上にＧＮＤパターン２とベアチップ６とは 直接接続されない回路パターン３が配置されている。

【００１０】 回路パターン３の上にクロスオーバ用誘電体４を厚膜印刷により積層し、ＧＮ Ｄパターン２とクロスオーバ用誘電体４の上にベアチップ６が導電性エポキシペ ースト５により固定されている。

【００１１】 このように、ベアチップ６も回路パターン３のスペースとして利用されるので 高密度の実装が可能となった。

【００１２】 実施例は以上のように構成されているが、考案はこれに限られず、例えば、回 路パターンをクロスオーバ用誘電体を挟んで多層に形成することもできる。

【００１３】 また、ベアチップ下部にスルーホールを形成し裏面側パターンと接続すること も可能である。

【００１４】

【考案の効果】

この考案のハイブリッドＩＣによれば、ベアチップ下部も回路パターンのスペ ースとして利用できるので、高密度の実装が可能となる。

【００１５】 基板サイズを小さくしたい場合や大型のベアチップを使用する場合、あるいは 両面実装の場合等に特にこの考案の効果が大きくなる。

【図面の簡単な説明】

【図１】この考案の実施例である厚膜ハイブリッドＩＣ
の部分を示す斜視図である。

【図２】同厚膜ハイブリッドＩＣの部分を示す断面図で
ある。

【図３】従来の厚膜ハイブリッドＩＣの例を示す断面図
である。

【図４】従来の厚膜ハイブリッドＩＣの他の例を示す断
面図である。

【符号の説明】

１ セラミック基板 ２ ＧＮＤパターン ３ 回路パターン ４ クロスオーバ用誘電体 ５ 導電性エポキシペースト ５ａ エポキシペースト ６ ベアチップ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ハイブリッドＩＣの導体パターンの上に
   誘電体層を形成しその上にかかるようにベアチップを固
   定したハイブリッドＩＣ。