JPH0567609A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567609A JPH0567609A JP22999391A JP22999391A JPH0567609A JP H0567609 A JPH0567609 A JP H0567609A JP 22999391 A JP22999391 A JP 22999391A JP 22999391 A JP22999391 A JP 22999391A JP H0567609 A JPH0567609 A JP H0567609A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- insulating layer
- silicon nitride
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 abstract description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052801 chlorine Inorganic materials 0.000 abstract description 4
- 239000000460 chlorine Substances 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 47
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム配線を用いた半導体集積回路に
おいて、アフタ−コロ−ジョンの発生を防止することで
ある。 【構成】 工程（Ａ）：シリコン基板１１の主面側に、
フィ−ルド絶縁層１２、ゲ−ト絶縁層１３、ソ−ス１
４、ドレイン１５、ゲ−ト電極１６および層間絶縁層１
７を形成した後、アルミニウム層１８、窒化シリコン層
１９を堆積する。工程（Ｂ）：窒化シリコン層１９およ
びアルミニウム層１８をエッチングして、配線パタ―ン
１８ａ〜１８ｃ、１９ａ〜１９ｃを形成する。アルミニ
ウム層１８は塩素系ガスを用いてドライエッチングす
る。工程（Ｃ）：パシベ−ション層２０を形成する。
おいて、アフタ−コロ−ジョンの発生を防止することで
ある。 【構成】 工程（Ａ）：シリコン基板１１の主面側に、
フィ−ルド絶縁層１２、ゲ−ト絶縁層１３、ソ−ス１
４、ドレイン１５、ゲ−ト電極１６および層間絶縁層１
７を形成した後、アルミニウム層１８、窒化シリコン層
１９を堆積する。工程（Ｂ）：窒化シリコン層１９およ
びアルミニウム層１８をエッチングして、配線パタ―ン
１８ａ〜１８ｃ、１９ａ〜１９ｃを形成する。アルミニ
ウム層１８は塩素系ガスを用いてドライエッチングす
る。工程（Ｃ）：パシベ−ション層２０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、アルミニウム配線を有
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】図２は、従来例の製造工程を示した断面
図あり、アルミニウム配線を有するシリコン集積回路の
一部を示したものである。
図あり、アルミニウム配線を有するシリコン集積回路の
一部を示したものである。
【０００３】３１はシリコン基板、３２はフィ−ルド絶
縁層、３３はゲ−ト絶縁層、３４はソ−ス、３５はドレ
イン、３６は高融点金属を用いて形成されたゲ−ト電
極、３７は層間絶縁層、３８はアルミニウム層、３８
ａ、３８ｂおよび３８ｃはアルミニウム配線、４０はパ
シベ−ション層である。
縁層、３３はゲ−ト絶縁層、３４はソ−ス、３５はドレ
イン、３６は高融点金属を用いて形成されたゲ−ト電
極、３７は層間絶縁層、３８はアルミニウム層、３８
ａ、３８ｂおよび３８ｃはアルミニウム配線、４０はパ
シベ−ション層である。
【０００４】以下、図２（Ａ）〜（Ｃ）にしたがって、
製造工程の説明をする。
製造工程の説明をする。
【０００５】工程（Ａ）：シリコン基板３１の主面側
に、フィ−ルド絶縁層３２、ゲ−ト絶縁層３３、ソ−ス
３４、ドレイン３５およびゲ−ト電極３６を形成する。
層間絶縁層３７を形成後、ゲ−ト絶縁層３３および層間
絶縁層３７をエッチングして、コンタクトホ―ルを形成
する。つぎに、アルミニウム層３８を堆積する。
に、フィ−ルド絶縁層３２、ゲ−ト絶縁層３３、ソ−ス
３４、ドレイン３５およびゲ−ト電極３６を形成する。
層間絶縁層３７を形成後、ゲ−ト絶縁層３３および層間
絶縁層３７をエッチングして、コンタクトホ―ルを形成
する。つぎに、アルミニウム層３８を堆積する。
【０００６】工程（Ｂ）：アルミニウム層３８を塩素系
ガスを用いてドライエッチングし、アルミニウム配線３
８ａ、３８ｂおよび３８ｃを形成する。
ガスを用いてドライエッチングし、アルミニウム配線３
８ａ、３８ｂおよび３８ｃを形成する。
【０００７】工程（Ｃ）：熱処理を行った後、パシベ−
ション層４０を形成する。
ション層４０を形成する。
【０００８】
【発明が解決しようとする課題】上記従来例では、塩素
系ガスを用いてアルミニウムをドライエッチングした
後、いわゆるアフタ−コロ−ジョンが生じるという問題
がある。アフタ−コロ−ジョンとは、ドライエッチング
の際に生じた塩素がアルミニウム表面に残留し、これが
水分と反応して塩酸となり、この塩酸によりゲ―ト金属
とアルミニウムとの間で電池効果が生じ、アルミニウム
を腐蝕させる現象である。
系ガスを用いてアルミニウムをドライエッチングした
後、いわゆるアフタ−コロ−ジョンが生じるという問題
がある。アフタ−コロ−ジョンとは、ドライエッチング
の際に生じた塩素がアルミニウム表面に残留し、これが
水分と反応して塩酸となり、この塩酸によりゲ―ト金属
とアルミニウムとの間で電池効果が生じ、アルミニウム
を腐蝕させる現象である。
【０００９】本発明の目的は、アルミニウム配線を用い
た半導体集積回路において、アフタ−コロ−ジョンの発
生を防止することである。
た半導体集積回路において、アフタ−コロ−ジョンの発
生を防止することである。
【００１０】
【課題を解決するための手段】本発明における半導体装
置の製造方法は、半導体基板の主表面側にアルミニウム
層を形成する工程と、アルミニウム層上に絶縁層を堆積
する工程と、アルミニウム層および絶縁層を同一の平面
形状にパターニングして配線パタ―ンを形成する工程と
を有する。絶縁層は窒化シリコンを用いて形成すること
が好ましい。
置の製造方法は、半導体基板の主表面側にアルミニウム
層を形成する工程と、アルミニウム層上に絶縁層を堆積
する工程と、アルミニウム層および絶縁層を同一の平面
形状にパターニングして配線パタ―ンを形成する工程と
を有する。絶縁層は窒化シリコンを用いて形成すること
が好ましい。
【００１１】
【作用】絶縁層が水分の侵入を阻止して、アフタ−コロ
−ジョンの発生を防止する。
−ジョンの発生を防止する。
【００１２】
【実施例】図１は、実施例の製造工程を示した断面図で
あり、アルミニウム配線を有するシリコン集積回路の一
部を示したものである。
あり、アルミニウム配線を有するシリコン集積回路の一
部を示したものである。
【００１３】１１はシリコン基板、１２はフィ−ルド絶
縁層、１３はゲ−ト絶縁層、１４はソ−ス、１５はドレ
イン、１６はモリブデン等の高融点金属を用いて形成さ
れたゲ−ト電極、１７は層間絶縁層である。１８はアル
ミニウムあるいはアルミニウムを主成分とした材料（Ａ
ｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等。以下の説明では、これ
らの材料を単にアルミニウムと呼ぶ。）を用いて形成さ
れたアルミニウム層であり、１８ａ、１８ｂおよび１８
ｃはアルミニウム配線である。１９は窒化シリコン層で
あり、１９ａ、１９ｂおよび１９ｃはアルミニウム配線
１８ａ、１８ｂおよび１８ｃと同一の平面形状にパタ―
ニングされた窒化シリコン層である。２０は窒化シリコ
ンを用いて形成されたパシベ−ション層である。
縁層、１３はゲ−ト絶縁層、１４はソ−ス、１５はドレ
イン、１６はモリブデン等の高融点金属を用いて形成さ
れたゲ−ト電極、１７は層間絶縁層である。１８はアル
ミニウムあるいはアルミニウムを主成分とした材料（Ａ
ｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等。以下の説明では、これ
らの材料を単にアルミニウムと呼ぶ。）を用いて形成さ
れたアルミニウム層であり、１８ａ、１８ｂおよび１８
ｃはアルミニウム配線である。１９は窒化シリコン層で
あり、１９ａ、１９ｂおよび１９ｃはアルミニウム配線
１８ａ、１８ｂおよび１８ｃと同一の平面形状にパタ―
ニングされた窒化シリコン層である。２０は窒化シリコ
ンを用いて形成されたパシベ−ション層である。
【００１４】以下、図１（Ａ）〜（Ｃ）にしたがって、
製造工程の説明をする。
製造工程の説明をする。
【００１５】工程（Ａ）：シリコン基板１１の主面側
に、フィ−ルド絶縁層１２、ゲ−ト絶縁層１３、ソ−ス
１４、ドレイン１５およびゲ−ト電極１６を、公知の方
法により形成する。つぎに、ＣＶＤ法により層間絶縁層
１７を形成した後、ゲ−ト絶縁層１３および層間絶縁層
１７をエッチングして、ソ−ス１４上、ドレイン１５上
およびゲ−ト電極１６上にコンタクトホ―ルを形成す
る。つぎに、スパッタリング法を用いてアルミニウム層
１８（膜厚は１μｍ）を堆積する。引き続き、真空を破
らずに、プラズマＣＶＤ法を用いて窒化シリコン層１９
（膜厚は０．２〜０．５μｍ）を堆積する。
に、フィ−ルド絶縁層１２、ゲ−ト絶縁層１３、ソ−ス
１４、ドレイン１５およびゲ−ト電極１６を、公知の方
法により形成する。つぎに、ＣＶＤ法により層間絶縁層
１７を形成した後、ゲ−ト絶縁層１３および層間絶縁層
１７をエッチングして、ソ−ス１４上、ドレイン１５上
およびゲ−ト電極１６上にコンタクトホ―ルを形成す
る。つぎに、スパッタリング法を用いてアルミニウム層
１８（膜厚は１μｍ）を堆積する。引き続き、真空を破
らずに、プラズマＣＶＤ法を用いて窒化シリコン層１９
（膜厚は０．２〜０．５μｍ）を堆積する。
【００１６】工程（Ｂ）：アルミニウム層１８上にフォ
トレジストパタ−ン（図示せず）を形成する。このフォ
トレジストパタ−ンをマスクとして、窒化シリコン層１
９およびアルミニウム層１８をドライエッチングする。
窒化シリコン層１９はＣＦ4系ガスを用いたプラズマド
ライエッチング法により、アルミニウム層１８は塩素系
ガスを用いたプラズマドライエッチング法により、それ
ぞれエッチングする。
トレジストパタ−ン（図示せず）を形成する。このフォ
トレジストパタ−ンをマスクとして、窒化シリコン層１
９およびアルミニウム層１８をドライエッチングする。
窒化シリコン層１９はＣＦ4系ガスを用いたプラズマド
ライエッチング法により、アルミニウム層１８は塩素系
ガスを用いたプラズマドライエッチング法により、それ
ぞれエッチングする。
【００１７】その結果、アルミニウム配線１８ａ、１８
ｂおよび１８ｃ並びに窒化シリコン層１９ａ、１９ｂお
よび１９ｃからなる配線パタ―ンが形成される。しかる
後、フォトレジストパタ−ンを除去する。
ｂおよび１８ｃ並びに窒化シリコン層１９ａ、１９ｂお
よび１９ｃからなる配線パタ―ンが形成される。しかる
後、フォトレジストパタ−ンを除去する。
【００１８】工程（Ｃ）：熱処理を行った後、窒化シリ
コンを用いたパシベ−ション層２０（膜厚は１μｍ）を
プラズマＣＶＤ法により形成する。
コンを用いたパシベ−ション層２０（膜厚は１μｍ）を
プラズマＣＶＤ法により形成する。
【００１９】
【発明の効果】本発明では、アルミニウム層上に絶縁層
を堆積したので、水分の侵入が阻止され、アフタ−コロ
−ジョンの発生を防止することができる。
を堆積したので、水分の侵入が阻止され、アフタ−コロ
−ジョンの発生を防止することができる。
【図１】実施例の製造工程を示した断面図である。
【図２】従来例の製造工程を示した断面図である。
１１……シリコン基板（半導体基板） １８……アルミニウム層 １９……窒化シリコン層（絶縁層） １８ａ、１８ｂ、１８ｃ、１９ａ、１９ｂ、１９ｃ……
配線パタ―ン
配線パタ―ン
Claims (2)
- 【請求項１】 半導体基板の主表面側にアルミニウムあ
るいはアルミニウムを主成分とした材料を用いてアルミ
ニウム層を形成する工程と、 上記アルミニウム層上に絶縁層を堆積する工程と、 上記アルミニウム層および上記絶縁層を同一の平面形状
にパターニングして配線パタ―ンを形成する工程とを有
する半導体装置の製造方法。 - 【請求項２】 上記絶縁層は窒化シリコンを用いて形成
されたものである請求項１に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22999391A JPH0567609A (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22999391A JPH0567609A (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567609A true JPH0567609A (ja) | 1993-03-19 |
Family
ID=16900926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22999391A Withdrawn JPH0567609A (ja) | 1991-09-10 | 1991-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567609A (ja) |
-
1991
- 1991-09-10 JP JP22999391A patent/JPH0567609A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| JPH11204504A (ja) | シリコン層のエッチング方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
| JPS63150941A (ja) | 半導体装置の製造方法 | |
| JPH0567609A (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH088261A (ja) | 半導体装置の製造方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPH1174252A (ja) | 半導体装置および製造方法 | |
| JP2002134475A (ja) | エッチング方法 | |
| JPH04144136A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |