JPH0568732B2 - - Google Patents
Info
- Publication number
- JPH0568732B2 JPH0568732B2 JP61307181A JP30718186A JPH0568732B2 JP H0568732 B2 JPH0568732 B2 JP H0568732B2 JP 61307181 A JP61307181 A JP 61307181A JP 30718186 A JP30718186 A JP 30718186A JP H0568732 B2 JPH0568732 B2 JP H0568732B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- bytes
- data
- fifo
- remaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDMA転送制御方式に関し、特に高速
処理が可能なDMA転送制御方式に関する。
処理が可能なDMA転送制御方式に関する。
DMAコントローラを用いてFIFO（フアースト
インフアーストアウトメモリ）からRAM等のメ
モリヘデータを転送する場合、従来は、先ず、主
制御部がFIFOに転送データを全て書込み、この
後、DMAコントローラにデータ転送先のメモリ
アドレス及び転送データのバイト数（転送バイト
数）を含む起動指示を加え、DMAコントローラ
を起動させるようにしている。また、FIFOが蓄
積することができるバイト数（蓄積可能バイト
数）以上のデータをメモリに転送する場合は、
FIFOに蓄積可能バイト数以下のデータを書込ん
だ後、DMAコントローラに転送先のメモリアド
レス及び転送バイト数を含む起動指示を加える処
理をデータの転送が終了するまで、繰返し行なう
ようにしている。
インフアーストアウトメモリ）からRAM等のメ
モリヘデータを転送する場合、従来は、先ず、主
制御部がFIFOに転送データを全て書込み、この
後、DMAコントローラにデータ転送先のメモリ
アドレス及び転送データのバイト数（転送バイト
数）を含む起動指示を加え、DMAコントローラ
を起動させるようにしている。また、FIFOが蓄
積することができるバイト数（蓄積可能バイト
数）以上のデータをメモリに転送する場合は、
FIFOに蓄積可能バイト数以下のデータを書込ん
だ後、DMAコントローラに転送先のメモリアド
レス及び転送バイト数を含む起動指示を加える処
理をデータの転送が終了するまで、繰返し行なう
ようにしている。
上述した従来方式は、主制御部がFIFOに転送
データを書込んでからDMAコントローラに起動
指示を加えるようにしており、また、一般に、
DMAコントローラには起動指示が加えられてか
らデータの転送を開始するまでにハードウエア的
な待ち時間（転送バイト数の設定、転送先アドレ
スの設定等のために生じる待ち時間）が存在する
ため、起動指示を加えた後、データの転送が開始
されるまでの間、全く処理が行なわれないことと
なり、無駄時間が多くなる問題がある。また、蓄
積可能バイト数以上のデータを転送する場合は、
FIFOに蓄積可能バイト数以下のデータを書込ん
だ後、DMAコントローラに転送先のメモリアド
レス及び転送バイト数を含む起動指示を加える処
理をデータの転送が終了するまで、繰返し行なう
ものであるから、効率が悪い問題もある。
データを書込んでからDMAコントローラに起動
指示を加えるようにしており、また、一般に、
DMAコントローラには起動指示が加えられてか
らデータの転送を開始するまでにハードウエア的
な待ち時間（転送バイト数の設定、転送先アドレ
スの設定等のために生じる待ち時間）が存在する
ため、起動指示を加えた後、データの転送が開始
されるまでの間、全く処理が行なわれないことと
なり、無駄時間が多くなる問題がある。また、蓄
積可能バイト数以上のデータを転送する場合は、
FIFOに蓄積可能バイト数以下のデータを書込ん
だ後、DMAコントローラに転送先のメモリアド
レス及び転送バイト数を含む起動指示を加える処
理をデータの転送が終了するまで、繰返し行なう
ものであるから、効率が悪い問題もある。
本発明は前述の如き問題点を解決したものであ
り、その目的はDMA転送を効率良く行なえるよ
うにすることにある。
り、その目的はDMA転送を効率良く行なえるよ
うにすることにある。
本発明は前述の如き問題点を解決するため、
主制御部がFIFOに書込んだデータをDMAコ
ントローラを用いてメモリに転送するDMA転送
制御方式に於いて、 前記FIFOに蓄積されているデータのバイト数
を示すバイトカウンタを設けると共に、 前記DMAコントローラに、 前記主制御部によつて予め設定されているブロ
ツク転送バイト数と前記バイトカウンタに示され
ているバイト数とを比較し、前記バイトカウンタ
が示すバイト数が前記ブロツク転送バイト数以上
となることにより前記ブロツク転送バイト数と同
数の読出し信号を前記FIFOに加える第１の比較
器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力した転送バイト数を設定し、該設定
した転送バイト数と前記FIFOに対する読出し信
号とに基づいて残留転送バイト数を求める転送完
了検索回路と、 該転送完了検索回路で求めた残留転送バイト数
と前記ブロツク転送バイト数とを比較すると共に
前記転送完了検索回路で求めた残留転送バイト数
と前記バイトカウンタが示すバイト数とを比較
し、前記転送完了検索回路で求めた残留転送バイ
ト数と前記バイトカウンタが示すバイト数とが一
致し、且つ前記転送完了検索回路で求めた残留転
送バイト数が前記ブロツク転送バイト数未満とな
ることにより前記転送完了検索回路で求めた残留
転送バイト数と同数の読出し信号を前記FIFOに
加える第２の比較器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力したデータの転送先のメモリアドレ
スを設定し、前記FIFOから読出されたデータを
前記設定したメモリアドレスから順次に前記メモ
リに書込む書込み手段とを設け、 前記主制御部は前記メモリにデータを転送する
際、前記DMAコントローラに対して転送データ
の転送バイト数及びデータの転送先のメモリアド
レスを出力すると共に起動指示を行ない、その
後、前記FIFOに対する転送データの書込みを開
始し、全ての転送データを順次前記FIFOに書込
む。
ントローラを用いてメモリに転送するDMA転送
制御方式に於いて、 前記FIFOに蓄積されているデータのバイト数
を示すバイトカウンタを設けると共に、 前記DMAコントローラに、 前記主制御部によつて予め設定されているブロ
ツク転送バイト数と前記バイトカウンタに示され
ているバイト数とを比較し、前記バイトカウンタ
が示すバイト数が前記ブロツク転送バイト数以上
となることにより前記ブロツク転送バイト数と同
数の読出し信号を前記FIFOに加える第１の比較
器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力した転送バイト数を設定し、該設定
した転送バイト数と前記FIFOに対する読出し信
号とに基づいて残留転送バイト数を求める転送完
了検索回路と、 該転送完了検索回路で求めた残留転送バイト数
と前記ブロツク転送バイト数とを比較すると共に
前記転送完了検索回路で求めた残留転送バイト数
と前記バイトカウンタが示すバイト数とを比較
し、前記転送完了検索回路で求めた残留転送バイ
ト数と前記バイトカウンタが示すバイト数とが一
致し、且つ前記転送完了検索回路で求めた残留転
送バイト数が前記ブロツク転送バイト数未満とな
ることにより前記転送完了検索回路で求めた残留
転送バイト数と同数の読出し信号を前記FIFOに
加える第２の比較器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力したデータの転送先のメモリアドレ
スを設定し、前記FIFOから読出されたデータを
前記設定したメモリアドレスから順次に前記メモ
リに書込む書込み手段とを設け、 前記主制御部は前記メモリにデータを転送する
際、前記DMAコントローラに対して転送データ
の転送バイト数及びデータの転送先のメモリアド
レスを出力すると共に起動指示を行ない、その
後、前記FIFOに対する転送データの書込みを開
始し、全ての転送データを順次前記FIFOに書込
む。
主制御部は、メモリにデータを転送する際、
DMAコントローラに対して転送データの転送バ
イト数及び転送先のメモリアドレスを出力すると
共に起動指示を行ない、その後、FIFOに対する
データの書込みを開始するものであり、従来は全
く処理が行なわれていなかつたDMAコントロー
ラに起動指示を加えてから実際にデータ転送が開
始されるまでのハードウエア的な待ち時間中に
FIFOに対する転送データの書込みを行なうこと
ができるので、データの転送時間を短縮すること
が可能となる。
DMAコントローラに対して転送データの転送バ
イト数及び転送先のメモリアドレスを出力すると
共に起動指示を行ない、その後、FIFOに対する
データの書込みを開始するものであり、従来は全
く処理が行なわれていなかつたDMAコントロー
ラに起動指示を加えてから実際にデータ転送が開
始されるまでのハードウエア的な待ち時間中に
FIFOに対する転送データの書込みを行なうこと
ができるので、データの転送時間を短縮すること
が可能となる。
主制御部はDMAコントローラに起動指示を加
えた後、FIFOに対する転送データの書込みを開
始し、全ての転送データを順次FIFOに書き込む。
第１の比較器はFIFOに蓄積された転送データの
バイト数がブロツク転送バイト数以上となる毎に
ブロツク転送バイト数と同数の読出し信号を
FIFOに加える。これにより、ブロツク転送バイ
ト数分のデータがブロツク転送される。第２の比
較器は転送データの残留転送バイト数がブロツク
転送バイト数未満となり、且つFIFOに残留転送
バイト数が全て格納されることにより、残留転送
バイト数と同数の読出し信号をFIFOに加える。
これにより、残留転送データが転送される。ここ
で、第１の比較器は主制御部により予め設定され
ているブロツク転送バイト数とバイトカウンタが
示すバイト数とに基づいて読出し信号を作成し、
第２の比較器は主制御部により予め設定されてい
るブロツク転送バイト数、バイトカウンタが示す
バイト数及び残留転送バイト数とに基づいて読出
し信号を作成し、残留転送バイト数はデータ転送
時に主制御部により設定された転送バイト数と読
出し信号とにより求められるものであるから、
FIFOの蓄積可能バイト数以上のデータを転送す
る場合であつても、起動にかかる処理を１回にす
ることが可能となる。
えた後、FIFOに対する転送データの書込みを開
始し、全ての転送データを順次FIFOに書き込む。
第１の比較器はFIFOに蓄積された転送データの
バイト数がブロツク転送バイト数以上となる毎に
ブロツク転送バイト数と同数の読出し信号を
FIFOに加える。これにより、ブロツク転送バイ
ト数分のデータがブロツク転送される。第２の比
較器は転送データの残留転送バイト数がブロツク
転送バイト数未満となり、且つFIFOに残留転送
バイト数が全て格納されることにより、残留転送
バイト数と同数の読出し信号をFIFOに加える。
これにより、残留転送データが転送される。ここ
で、第１の比較器は主制御部により予め設定され
ているブロツク転送バイト数とバイトカウンタが
示すバイト数とに基づいて読出し信号を作成し、
第２の比較器は主制御部により予め設定されてい
るブロツク転送バイト数、バイトカウンタが示す
バイト数及び残留転送バイト数とに基づいて読出
し信号を作成し、残留転送バイト数はデータ転送
時に主制御部により設定された転送バイト数と読
出し信号とにより求められるものであるから、
FIFOの蓄積可能バイト数以上のデータを転送す
る場合であつても、起動にかかる処理を１回にす
ることが可能となる。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図は本発明の実施例のブロツク図であり、
主制御部１と、DMAコントローラ２と、バイト
カウンタ４を有するFIFO３と、メモリ５とから
構成されている。
主制御部１と、DMAコントローラ２と、バイト
カウンタ４を有するFIFO３と、メモリ５とから
構成されている。
バイトカウンタ４を有するFIFO３は主制御部
１からデータ１１が１バイト加えらる毎に加算信
号線１２を活性化してバイトカウンタ４をカウン
トアツプさせ、データ１６が１バイト読出される
毎に減算信号線１３を活性化してバイトカウンタ
４をカウントダウンさせる。即ち、バイトカウン
タ４のカウント値１４はFIFO３に蓄積されてい
るデータのバイト数を示すことになる。また、
FIFO３は内部に蓄積されているデータのバイト
数が蓄積可能バイト数と等しくなつた時、書込み
許可信号線２８を不活性化する。
１からデータ１１が１バイト加えらる毎に加算信
号線１２を活性化してバイトカウンタ４をカウン
トアツプさせ、データ１６が１バイト読出される
毎に減算信号線１３を活性化してバイトカウンタ
４をカウントダウンさせる。即ち、バイトカウン
タ４のカウント値１４はFIFO３に蓄積されてい
るデータのバイト数を示すことになる。また、
FIFO３は内部に蓄積されているデータのバイト
数が蓄積可能バイト数と等しくなつた時、書込み
許可信号線２８を不活性化する。
DMAコントローラ２は第１、第２の比較器
６，７と、転送完了検索回路８と、バツフア９，
１０と、オアゲート２９とから構成されている。
比較器６は初期設定時に主制御部１により設定さ
れたブロツク転送バイト数１７（１回のブロツク
転送により転送するデータのバイト数）とバイト
カウンタ４のカウント値１４とを比較し、比較結
果がカウント値１４≧ブロツク転送バイト数１７
となつた時、ブロツク転送バイト数１７と同数の
読出し信号２２を出力する。転送完了検索回路８
はその内部に読出し信号１５を入力クロツクとし
て実際に転送されたデータのバイト数をカウント
するカウンタ（図示せず）を有し、主制御部１に
よつて設定された転送バイト数１８からこのカウ
ンタのカウント値を減算した値を残留転送バイト
数２３として比較器７に加えると共に残留転送バ
イト数２３が「０」になつた時、DMA完了信号
１９を主制御部１に加える。尚、上記カウンタは
転送バイト数１８の設定時にリセツトされるもの
である。比較器７はカウント値１４と残留転送バ
イト数２３を比較すると共にブロツク転送バイト
数１７と残留転送バイト数２３とを比較し、比較
結果がカウント値１４＝残留転送バイト数２３で
あり、且つ残留転送バイト数２３＜ブロツク転送
バイト数１７となつた時、残留転送バイト数２３
と同数の読出し信号２４を出力する。
６，７と、転送完了検索回路８と、バツフア９，
１０と、オアゲート２９とから構成されている。
比較器６は初期設定時に主制御部１により設定さ
れたブロツク転送バイト数１７（１回のブロツク
転送により転送するデータのバイト数）とバイト
カウンタ４のカウント値１４とを比較し、比較結
果がカウント値１４≧ブロツク転送バイト数１７
となつた時、ブロツク転送バイト数１７と同数の
読出し信号２２を出力する。転送完了検索回路８
はその内部に読出し信号１５を入力クロツクとし
て実際に転送されたデータのバイト数をカウント
するカウンタ（図示せず）を有し、主制御部１に
よつて設定された転送バイト数１８からこのカウ
ンタのカウント値を減算した値を残留転送バイト
数２３として比較器７に加えると共に残留転送バ
イト数２３が「０」になつた時、DMA完了信号
１９を主制御部１に加える。尚、上記カウンタは
転送バイト数１８の設定時にリセツトされるもの
である。比較器７はカウント値１４と残留転送バ
イト数２３を比較すると共にブロツク転送バイト
数１７と残留転送バイト数２３とを比較し、比較
結果がカウント値１４＝残留転送バイト数２３で
あり、且つ残留転送バイト数２３＜ブロツク転送
バイト数１７となつた時、残留転送バイト数２３
と同数の読出し信号２４を出力する。
次に第１図の動作を説明する。
主制御部１は装置全体の初期設定時にDMAコ
ントローラ２内の比較器６にブロツク転送バイト
数１７を設定する。そして、この後、DMAコン
トローラ２を使用してFIFO３からメモリ５へデ
ータ転送を行なう場合、主制御部１は先ず、
DMAコントローラ２に転送バイト数１８及びデ
ータ転送先のメモリアドレス２１を加えると共に
起動指示線２０を活性化し、この後、転送データ
１１をFIFO３の書込む。この時、DMAコント
ローラ２に加えた転送バイト数１８がFIFO３の
蓄積可能バイト数よりも大きい場合は、主制御部
１はFIFO３からの書込み許可線２８が活性化さ
れていること確認してからデータ１１の書込みを
行なう。また、DMAコントローラ２は起動指示
線２０が活性化されたことを確認すると、主制御
部１からのメモリアドレス２１をバツフア１０に
格納すると共に転送バイト数１８を転送完了検索
回路８に設定する。
ントローラ２内の比較器６にブロツク転送バイト
数１７を設定する。そして、この後、DMAコン
トローラ２を使用してFIFO３からメモリ５へデ
ータ転送を行なう場合、主制御部１は先ず、
DMAコントローラ２に転送バイト数１８及びデ
ータ転送先のメモリアドレス２１を加えると共に
起動指示線２０を活性化し、この後、転送データ
１１をFIFO３の書込む。この時、DMAコント
ローラ２に加えた転送バイト数１８がFIFO３の
蓄積可能バイト数よりも大きい場合は、主制御部
１はFIFO３からの書込み許可線２８が活性化さ
れていること確認してからデータ１１の書込みを
行なう。また、DMAコントローラ２は起動指示
線２０が活性化されたことを確認すると、主制御
部１からのメモリアドレス２１をバツフア１０に
格納すると共に転送バイト数１８を転送完了検索
回路８に設定する。
FIFO３への転送データ１１の書込みが開始さ
れると、バイトカウンタ４のカウント値１４は次
第に増加する。そして、カウント値１４がブロツ
ク転送バイト数１７に達すると、即ちカウント値
１４≧ブロツク転送バイト数１７の関係が満たさ
れると比較器６は前述したようにブロツク転送バ
イト数１７と同数の読出し信号２２を出力する。
この読出し信号２２はオアゲート２９を介して
FIFO３に加えられ、FIFO３はオアゲート２９か
ら出力される読出し信号１５に従つて１ブロツク
分の転送データ１６を出力する。DMAコントロ
ーラ２は、FIFO３から出力されたデータ１６を
バツフア９に順次格納し、従来と同様にこのバツ
フア９に格納されたデータ２７を書込み信号２６
のタイミングに従つてバツフア１０に格納されて
いるアドレス２５から順にメモリ５に書込む。
尚、このとき、バツフア１０に格納されているメ
モリアドレスは従来と同様にして書込み信号２６
に従つて順次変更されるものである。
れると、バイトカウンタ４のカウント値１４は次
第に増加する。そして、カウント値１４がブロツ
ク転送バイト数１７に達すると、即ちカウント値
１４≧ブロツク転送バイト数１７の関係が満たさ
れると比較器６は前述したようにブロツク転送バ
イト数１７と同数の読出し信号２２を出力する。
この読出し信号２２はオアゲート２９を介して
FIFO３に加えられ、FIFO３はオアゲート２９か
ら出力される読出し信号１５に従つて１ブロツク
分の転送データ１６を出力する。DMAコントロ
ーラ２は、FIFO３から出力されたデータ１６を
バツフア９に順次格納し、従来と同様にこのバツ
フア９に格納されたデータ２７を書込み信号２６
のタイミングに従つてバツフア１０に格納されて
いるアドレス２５から順にメモリ５に書込む。
尚、このとき、バツフア１０に格納されているメ
モリアドレスは従来と同様にして書込み信号２６
に従つて順次変更されるものである。
メモリ５へのデータの書込みが行なわれている
間に於いても、FIFO３への転送データの書込み
は行なわれており、カウント値１４≧ブロツク転
送バイト数１７となると上記したと同様の動作が
行なわれ、またカウント値１４＝残留転送バイト
数２３であり、且つ残留転送バイト数２３＜ブロ
ツク転送バイト数１７となると、下記の動作が行
なわれる。
間に於いても、FIFO３への転送データの書込み
は行なわれており、カウント値１４≧ブロツク転
送バイト数１７となると上記したと同様の動作が
行なわれ、またカウント値１４＝残留転送バイト
数２３であり、且つ残留転送バイト数２３＜ブロ
ツク転送バイト数１７となると、下記の動作が行
なわれる。
上記した条件が成立すると、即ち、転送データ
の残留転送バイト数２３がブロツク転送バイト数
１７以下となり、且つFIFO３に残留データが全
て書込まれると、比較器７は前述したように残留
転送バイト数２３と同数の読出し信号２４を出力
する。この読出し信号２４はオアゲート２９を介
してFIFO３に加えられ、FIFO３はオアゲート２
９から出力される読出し信号１５に従つて転送デ
ータを１バイトずつ順次出力する。FIFO３から
出力されたデータはバツフア９に一時格納され、
バツフア９に格納されたデータ２７は書込み信号
２６のタイミングに従つてメモリ５のバツフア１
０に格納されているアドレス２５から順に書込ま
れる。即ち、残留データのバイト数がブロツクバ
イト数１７以上ある場合は、ブロツク転送バイト
数単位でデータの転送が行なわれ、ブロツク転送
バイト数１７以下である場合は、そのバイト数単
位でデータの転送が行なわれる。そして、データ
の転送が完了し、残留転送データ数２３が「０」
となると、DMAコントローラ２はDMA完了信
号１９により主制御部１にDMA転送の終了を通
知する。
の残留転送バイト数２３がブロツク転送バイト数
１７以下となり、且つFIFO３に残留データが全
て書込まれると、比較器７は前述したように残留
転送バイト数２３と同数の読出し信号２４を出力
する。この読出し信号２４はオアゲート２９を介
してFIFO３に加えられ、FIFO３はオアゲート２
９から出力される読出し信号１５に従つて転送デ
ータを１バイトずつ順次出力する。FIFO３から
出力されたデータはバツフア９に一時格納され、
バツフア９に格納されたデータ２７は書込み信号
２６のタイミングに従つてメモリ５のバツフア１
０に格納されているアドレス２５から順に書込ま
れる。即ち、残留データのバイト数がブロツクバ
イト数１７以上ある場合は、ブロツク転送バイト
数単位でデータの転送が行なわれ、ブロツク転送
バイト数１７以下である場合は、そのバイト数単
位でデータの転送が行なわれる。そして、データ
の転送が完了し、残留転送データ数２３が「０」
となると、DMAコントローラ２はDMA完了信
号１９により主制御部１にDMA転送の終了を通
知する。
尚、第１図の一点鎖線で囲んだ部分を集積化す
ることも可能である。
ることも可能である。
以上説明したように、本発明は、先ず、DMA
コントローラに対して転送バイト数、転送先のメ
モリアドレスを出力すると共に起動指示を行な
い、その後、FIFOに対する転送データの書込み
を開始するものであり、従来は全く処理が行なわ
れていなかつたDMAコントローラに起動指示を
加えてから実際にデータ転送が開始されるまでの
ハードウエア的な待ち時間中にFIFOに対する転
送データの書込みを行なうことができるので、デ
ータの転送時間の短縮を図ることができる効果が
ある。
コントローラに対して転送バイト数、転送先のメ
モリアドレスを出力すると共に起動指示を行な
い、その後、FIFOに対する転送データの書込み
を開始するものであり、従来は全く処理が行なわ
れていなかつたDMAコントローラに起動指示を
加えてから実際にデータ転送が開始されるまでの
ハードウエア的な待ち時間中にFIFOに対する転
送データの書込みを行なうことができるので、デ
ータの転送時間の短縮を図ることができる効果が
ある。
また、メモリへの１回のデータ転送は予め定め
られたブロツク転送バイト数毎に行なわれるが、
ブロツク転送バイト数に満たない余りのデータに
ついては第２の比較器が自動的に検出してデータ
転送するので、転送できるデータ量を任意長とす
ることができる。
られたブロツク転送バイト数毎に行なわれるが、
ブロツク転送バイト数に満たない余りのデータに
ついては第２の比較器が自動的に検出してデータ
転送するので、転送できるデータ量を任意長とす
ることができる。
更に、本発明は、FIFOに蓄積された転送デー
タのバイト数がブロツク転送バイト数以上となる
毎にブロツク転送バイト数と同数の読出し信号を
FIFOに加える第１の比較回路と、転送データの
残留転送バイト数がブロツク転送バイト数未満と
なり、且つFIFOに残留転送バイト数が全て格納
されることにより、残留転送バイト数と同数の読
出し信号をFIFOに加える第２の比較回路とを備
え、また、主制御部はDMAコントローラに対し
て起動指示を出力した後、FIFOに対する転送デ
ータの書込みを開始して、全て転送データの順次
FIFOに書込むものであるので、FIFOの蓄積可能
バイト数以上のデータを転送する場合であつても
DMAコントローラの起動にかかる処理を１回に
することができ、従つて、データの転送効率を向
上させることができる効果がある。
タのバイト数がブロツク転送バイト数以上となる
毎にブロツク転送バイト数と同数の読出し信号を
FIFOに加える第１の比較回路と、転送データの
残留転送バイト数がブロツク転送バイト数未満と
なり、且つFIFOに残留転送バイト数が全て格納
されることにより、残留転送バイト数と同数の読
出し信号をFIFOに加える第２の比較回路とを備
え、また、主制御部はDMAコントローラに対し
て起動指示を出力した後、FIFOに対する転送デ
ータの書込みを開始して、全て転送データの順次
FIFOに書込むものであるので、FIFOの蓄積可能
バイト数以上のデータを転送する場合であつても
DMAコントローラの起動にかかる処理を１回に
することができ、従つて、データの転送効率を向
上させることができる効果がある。
第１図は本発明の実施例のブロツク図である。
図に於いて、１……主制御部、２……DMAコ
ントローラ、３……FIFO、４……バイトカウン
タ、５……メモリ、６，７……比較器、８……転
送完了検索回路、９，１０……バツフア。
ントローラ、３……FIFO、４……バイトカウン
タ、５……メモリ、６，７……比較器、８……転
送完了検索回路、９，１０……バツフア。
Claims (1)
- 【特許請求の範囲】 １ 主制御部がFIFOに書込んだデータをDMA
コントローラを用いてメモリに転送するDMA転
送制御方式に於いて、 前記FIFOに蓄積されているデータのバイト数
を示すバイトカウンタを設けると共に、 前記DMAコントローラに、 前記主制御部によつて予め設定されているブロ
ツク転送バイト数と前記バイトカウンタに示され
ているバイト数とを比較し、前記バイトカウンタ
が示すバイト数が前記ブロツク転送バイト数以上
となることにより前記ブロツク転送バイト数と同
数の読出し信号を前記FIFOに加える第１の比較
器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力した転送バイト数を設定して、該設
定した転送バイト数と前記FIFOに対する読出し
信号とに基づいて残留転送バイト数を求める転送
完了検索回路と、 該転送完了検索回路で求めた残留転送バイト数
と前記ブロツク転送バイト数とを比較すると共に
前記転送完了検索回路で求めた残留転送バイト数
と前記バイトカウンタが示すバイト数とを比較
し、前記転送完了検索回路で求めた残留転送バイ
ト数と前記バイトカウンタが示すバイト数とが一
致し、且つ前記転送完了検索回路で求めた残留転
送バイト数が前記ブロツク転送バイト数未満とな
ることにより前記転送完了検索回路で求めた残留
転送バイト数と同数の読出し信号を前記FIFOに
加える第２の比較器と、 前記主制御部からの起動指示に応答して前記主
制御部が出力したデータの転送先のメモリアドレ
スを設定し、前記FIFOから読出されたデータを
前記設定したメモリアドレスから順次に前記メモ
リに書込む書込み手段とを設け、 前記主制御部は前記メモリにデータを転送する
際、前記DMAコントローラに対して転送データ
の転送バイト数及びデータの転送先のメモリアド
レスを出力すると共に起動指示を行ない、その
後、前記FIFOに対する転送データの書込みを開
始し、全ての転送データを順次前記FIFOに書込
むことを特徴とするDMA転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30718186A JPS63158653A (ja) | 1986-12-23 | 1986-12-23 | Ｄｍａ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30718186A JPS63158653A (ja) | 1986-12-23 | 1986-12-23 | Ｄｍａ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158653A JPS63158653A (ja) | 1988-07-01 |
| JPH0568732B2 true JPH0568732B2 (ja) | 1993-09-29 |
Family
ID=17966009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30718186A Granted JPS63158653A (ja) | 1986-12-23 | 1986-12-23 | Ｄｍａ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63158653A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5293243A (en) * | 1976-01-31 | 1977-08-05 | Nec Corp | Data processing unit performing preceding control |
| JPS6059432A (ja) * | 1983-09-10 | 1985-04-05 | Fujitsu Ltd | 入出力装置のデ−タバツフア制御方法 |
-
1986
- 1986-12-23 JP JP30718186A patent/JPS63158653A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63158653A (ja) | 1988-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6728797B2 (en) | DMA controller | |
| US4747038A (en) | Disk controller memory address register | |
| JPH0568732B2 (ja) | ||
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| JPH0221619B2 (ja) | ||
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPS6040064B2 (ja) | デ−タ転送制御方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2599184B2 (ja) | Ｄｍａｃのリード転送制御装置 | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH06348644A (ja) | Ｄｍａ回路 | |
| JPS62182919A (ja) | デ−タ転送制御装置 | |
| JPH0241549A (ja) | データ転送方式 | |
| JPS61264465A (ja) | デ−タ転送制御方式 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JPH03294951A (ja) | パーソナルコンピュータシステムにおける高速データ転送方式 | |
| JPS6220041A (ja) | デ−タ処理装置の非同期デ−タ転送回路 | |
| JPH0713698A (ja) | データ転送制御方式 | |
| JPS61288252A (ja) | デ−タ転送方式 | |
| JPH06348645A (ja) | Ｄｍａ回路 | |
| JPH01121924A (ja) | データ転送装置 |