JPH0241549A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0241549A JPH0241549A JP19381288A JP19381288A JPH0241549A JP H0241549 A JPH0241549 A JP H0241549A JP 19381288 A JP19381288 A JP 19381288A JP 19381288 A JP19381288 A JP 19381288A JP H0241549 A JPH0241549 A JP H0241549A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- transferred
- main memory
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送方式、特に情報処理装置のＤＭＡ機
能付のＩ／Ｏコントーラによるデータ転送方式に関する
。
能付のＩ／Ｏコントーラによるデータ転送方式に関する
。
従来、この種のデータ転送方式は、第２図にブロック図
を示すように、メインメモリ２に接続されたデータ転送
専用高速バスにＤＭＡ機能付工／Ｏ装置５が接続された
構成となっている。この構成でＤＭＡ機能は図示されて
いない中央処理装置から転送の承認を受けると、一連の
データの転送の終了まで中央処理装置の介在なしにＩ／
Ｏ装置５上のデータをデータ転送専用高速バス３を介し
てメインメモリ２に読込んだり、またメインメモリ２上
のデータをデータ転送専用高速バス３を介してＩ／Ｏ装
置５に書込むようになっている。
を示すように、メインメモリ２に接続されたデータ転送
専用高速バスにＤＭＡ機能付工／Ｏ装置５が接続された
構成となっている。この構成でＤＭＡ機能は図示されて
いない中央処理装置から転送の承認を受けると、一連の
データの転送の終了まで中央処理装置の介在なしにＩ／
Ｏ装置５上のデータをデータ転送専用高速バス３を介し
てメインメモリ２に読込んだり、またメインメモリ２上
のデータをデータ転送専用高速バス３を介してＩ／Ｏ装
置５に書込むようになっている。
上述した従来のデータ転送方式は、データ転送中に中央
処理装置はデータ転送専用高速バスを使用しない処理を
行なえるが、Ｉ／Ｏ装置のアクセスタイムがメインメモ
リのアクセスタイムに較べて長いために、転送時間がＩ
／Ｏ装置のアクセスタイムによって左右され、転送速度
を上げることができず、中央処理装置の処理に長い時間
の制約を与えると云う欠点を有している。
処理装置はデータ転送専用高速バスを使用しない処理を
行なえるが、Ｉ／Ｏ装置のアクセスタイムがメインメモ
リのアクセスタイムに較べて長いために、転送時間がＩ
／Ｏ装置のアクセスタイムによって左右され、転送速度
を上げることができず、中央処理装置の処理に長い時間
の制約を与えると云う欠点を有している。
本発明のデータ転送方式は、メインメモリと■／○装置
との間をデータ転送専用高速バスを介してデータ転送を
行なうデータ転送方式において、前記データ転送専用高
速バスとＩ／Ｏ装置との間に一回の転送データ量相当の
バッファメモリを設け、メインメモリから■／○装置へ
のデータ転送時はメインメモリからのデータを前記バッ
ファメモリのアクセスタイムに従ってこのバッファメモ
リに転送すると共に、このバッファメモリに転送された
データを前記■／○装置のアクセスタイムに従ってこの
Ｉ／Ｏ装置に転送し、Ｉ／Ｏ装置からメインメモリへの
データ転送時はこの工／Ｏ装置からのデータを前記バッ
ファメモリに８積し、このＩ／Ｏ装置からのデータが終
了するかこのバッファメモリが満杯になったときの何れ
かにこのバッファメモリのアクセスタイムに従ってメイ
ンメモリに転送することにより構成される。
との間をデータ転送専用高速バスを介してデータ転送を
行なうデータ転送方式において、前記データ転送専用高
速バスとＩ／Ｏ装置との間に一回の転送データ量相当の
バッファメモリを設け、メインメモリから■／○装置へ
のデータ転送時はメインメモリからのデータを前記バッ
ファメモリのアクセスタイムに従ってこのバッファメモ
リに転送すると共に、このバッファメモリに転送された
データを前記■／○装置のアクセスタイムに従ってこの
Ｉ／Ｏ装置に転送し、Ｉ／Ｏ装置からメインメモリへの
データ転送時はこの工／Ｏ装置からのデータを前記バッ
ファメモリに８積し、このＩ／Ｏ装置からのデータが終
了するかこのバッファメモリが満杯になったときの何れ
かにこのバッファメモリのアクセスタイムに従ってメイ
ンメモリに転送することにより構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図で、第２図と同
じくデータ転送専用高速バス３に接続されたＤＭＡ機能
付Ｉ／Ｏコントローラ１はファーストイン・ファースト
アウトのバッファメモリ１１を有している。このＤＭＡ
機能はメインメモリ２からＩ／Ｏ装置５へのデータ転送
時には、メインメモリ２上のデータファイルをバッファ
メモリ１１のアクセスタイムに従ってデータ転送すると
共に、Ｉ／Ｏ装置５のアクセスタイムに従ってバッファ
メモリ１１に転送されたデータをＩ／Ｏ装置に出力する
。このときバッファメモリ１１のアクセスタイムはＩ／
Ｏ装置５のアクセスタイムより非常に短いため、Ｉ／Ｏ
装置５べのデータ転送が終了する以前にメインメモリ２
上のファイルデータはバッファメモリ１１に転送される
。このＤＭＡ機能はＩ／Ｏ装置５からメインメモリ２へ
のデータ転送時には、Ｉ／Ｏ装置５からのデータを一旦
バッファメモリ１１に蓄積し、転送データが終了するか
バッファメモリ１１が満杯になると、バッファメモリ１
１に蓄積したデータをバッファメモリ１１のアクセスタ
イムに従ってメインメモリ２へ転送する。
じくデータ転送専用高速バス３に接続されたＤＭＡ機能
付Ｉ／Ｏコントローラ１はファーストイン・ファースト
アウトのバッファメモリ１１を有している。このＤＭＡ
機能はメインメモリ２からＩ／Ｏ装置５へのデータ転送
時には、メインメモリ２上のデータファイルをバッファ
メモリ１１のアクセスタイムに従ってデータ転送すると
共に、Ｉ／Ｏ装置５のアクセスタイムに従ってバッファ
メモリ１１に転送されたデータをＩ／Ｏ装置に出力する
。このときバッファメモリ１１のアクセスタイムはＩ／
Ｏ装置５のアクセスタイムより非常に短いため、Ｉ／Ｏ
装置５べのデータ転送が終了する以前にメインメモリ２
上のファイルデータはバッファメモリ１１に転送される
。このＤＭＡ機能はＩ／Ｏ装置５からメインメモリ２へ
のデータ転送時には、Ｉ／Ｏ装置５からのデータを一旦
バッファメモリ１１に蓄積し、転送データが終了するか
バッファメモリ１１が満杯になると、バッファメモリ１
１に蓄積したデータをバッファメモリ１１のアクセスタ
イムに従ってメインメモリ２へ転送する。
以上説明したように本発明は、従来のＤＭＡ機能付Ｉ／
Ｏコントローラにバッファメモリを有した構成になって
いて、メインメモリとこのバッファメモリとの間をバッ
ファメモリのアクセスタイムに従ってデータ転送するの
で、データ転送時にメインメモリやデータ転送専用高速
バスを占有する時間が大幅に短縮されるので、中央処理
装置が処理制限を受ける時間がその分だけ短縮され、シ
ステムの処理能力が向上すると云う効果がある。
Ｏコントローラにバッファメモリを有した構成になって
いて、メインメモリとこのバッファメモリとの間をバッ
ファメモリのアクセスタイムに従ってデータ転送するの
で、データ転送時にメインメモリやデータ転送専用高速
バスを占有する時間が大幅に短縮されるので、中央処理
装置が処理制限を受ける時間がその分だけ短縮され、シ
ステムの処理能力が向上すると云う効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のデータ転送方式のブロック図である。 １．４・・・ＤＭＡ機能付Ｉ／Ｏコントローラ、２・・
・メインメモリ、３・・・データ転送専用高速バス、５
・・・Ｉ／Ｏ装置、１１・・・バッファメモリ。
のデータ転送方式のブロック図である。 １．４・・・ＤＭＡ機能付Ｉ／Ｏコントローラ、２・・
・メインメモリ、３・・・データ転送専用高速バス、５
・・・Ｉ／Ｏ装置、１１・・・バッファメモリ。
Claims (1)
- メインメモリとＩ／Ｏ装置との間をデータ転送専用高速
バスを介してデータ転送を行なうデータ転送方式におい
て、前記データ転送専用高速バスとＩ／Ｏ装置との間に
一回の転送データ量相当のバッファメモリを設け、メイ
ンメモリからＩ／Ｏ装置へのデータ転送時はメインメモ
リからのデータを前記バッファメモリのアクセスタイム
に従ってこのバッファメモリに転送すると共に、このバ
ッファメモリに転送されたデータを前記Ｉ／Ｏ装置のア
クセスタイムに従ってこのＩ／Ｏ装置に転送し、Ｉ／Ｏ
装置からメインメモリへのデータ転送時はこのＩ／Ｏ装
置からのデータを前記バッファメモリに蓄積し、このＩ
／Ｏ装置からのデータが終了するかこのバッファメモリ
が満杯になったときの何れかにこのバッファメモリのア
クセスタイムに従つてメインメモリに転送することを特
徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381288A JPH0241549A (ja) | 1988-08-02 | 1988-08-02 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381288A JPH0241549A (ja) | 1988-08-02 | 1988-08-02 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241549A true JPH0241549A (ja) | 1990-02-09 |
Family
ID=16314174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19381288A Pending JPH0241549A (ja) | 1988-08-02 | 1988-08-02 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241549A (ja) |
-
1988
- 1988-08-02 JP JP19381288A patent/JPH0241549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05173932A (ja) | データ転送装置 | |
| JPS6055848B2 (ja) | 情報処理装置 | |
| JPH0241549A (ja) | データ転送方式 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS62192844A (ja) | Ｄｍａ制御回路 | |
| JPS608965A (ja) | 入出力バツフアメモリ方式 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPS6360428B2 (ja) | ||
| JPS6198469A (ja) | マイクロプロセツサ間通信方式 | |
| JPS6235148B2 (ja) | ||
| JPS5939051B2 (ja) | デ−タバツフア回路 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH0246967B2 (ja) | ||
| JPH05135161A (ja) | 画像メモリ装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS60181959A (ja) | マルチプロセツサシステム | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPH0568732B2 (ja) |