JPH0568874B2 - - Google Patents

Info

Publication number
JPH0568874B2
JPH0568874B2 JP60069196A JP6919685A JPH0568874B2 JP H0568874 B2 JPH0568874 B2 JP H0568874B2 JP 60069196 A JP60069196 A JP 60069196A JP 6919685 A JP6919685 A JP 6919685A JP H0568874 B2 JPH0568874 B2 JP H0568874B2
Authority
JP
Japan
Prior art keywords
holes
substrate
ceramic
hole
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60069196A
Other languages
English (en)
Other versions
JPS61229389A (ja
Inventor
Akira Enomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP60069196A priority Critical patent/JPS61229389A/ja
Priority to US06/839,730 priority patent/US4715117A/en
Priority to DE19863611157 priority patent/DE3611157A1/de
Publication of JPS61229389A publication Critical patent/JPS61229389A/ja
Priority to US07/097,452 priority patent/US4792646A/en
Publication of JPH0568874B2 publication Critical patent/JPH0568874B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミツク配線板およびその製造方法
に関するものであり、特にハイブリツトICおよ
びLSIを実装するのに適したスルーホールを具備
したセラミツク配線板とその製造方法に関するも
のである。
〔従来の技術〕
近年、電子技術の進歩にともない電子機器に対
する高密度化あるいは演算機能の高速化が進めら
れている。その結果、配線基板には高集積性およ
び高い信頼性が要求されており、なかでも低い熱
膨張性、高い熱伝導性、優れた寸法安定性および
長期安定性などの特性を具備するものが要求され
ている。
前記の如き特性を具備する配線基板としては
種々のセラミツク材料よりなるものが知られてお
り、例えばアルミナ、ベリリア、炭化ケイ素ある
いは窒化アルミニウムなどが知られているが、こ
れらのうちアルミナ基板は機械的強度、電気的特
性、熱伝導性、熱膨張性などの諸特性および価格
などの点からハイブリツトICの配線板として最
も広く使用されている。
ところで、前記配線板において高密度化や両面
実装を目的として、基板の両面に配線回路を形成
させるためのスルーホールを設けたり、あるいは
リード端子付部品、実装後のリード付けなどのた
めの貫通孔が設けられることがある。なお貫通孔
は一般にスルーホールとも呼ばれる。
〔発明が解決しようとする問題点〕
しかしながら、前記の如きセラミツク材料より
なる基板は高硬度で加工性に劣り、焼成後の孔あ
け加工が極めて困難であるため、スルーホールを
具備したセラミツク配線板に使用する基板は通常
グリーンシートの段階で金型を用いて目的とする
箇所に穴の打抜き加工した後、焼成する方法が採
用されている。しかしなら、この方法によれば、
配線回路の異なる基板毎に専用の金型を製作する
必要があるため、納期が長くかかり、コストが高
くなり、焼成した基板と金型の在庫管理が繁雑に
なるなどの問題があるばかりでなく基板に施され
る複数個の孔の配置に偏りがある設計の場合には
作成収縮が部分的に異なるため寸法精度が悪くな
るなどの技術上の問題がある。
このため、特に納期を急ぐスルーホールを有す
るセラミツク配線板の開発試作などにおいては、
極めて高いコストがかかるCO2レーザーなどを使
用して、焼成されたセラミツク基板の孔あけ加工
がやむを得ず行われている。
〔問題点を解決するための手段〕
本発明は、前記従来のセラミツク配線板および
その製造方法が有する問題点を解決したセラミツ
ク配線板とその製造方法を提供することを目的と
するものであつて、特許請求の範囲に記載のセラ
ミツク配線板とその製造方法を提供することによ
つて前記目的を構成することができる。
発明者は、上述した諸問題を解決すべく種々研
究した結果、配線回路設計（導体パターン）とは
無関係に穿孔された所定のピツチ間隔で規則的な
配列になる複数個の孔を有し、かつこれらの孔の
うち前記配線回路においてスルーホールとして使
用されない孔を非焼成の耐熱性樹脂、フイラー入
り耐熱性樹脂またはガラスのいずれかである電気
絶縁材料にて充填閉塞してなる焼成ずみセラミツ
ク基板であつて、前記基板表面とスルーホール用
孔のその内壁面とがともに、めつき導体によつて
回路形成されているセラミツク配線板が有効であ
るとの知見を得て本発明を完成した。
また、本発明の上記セラミツク配線板は、下記
の(a)〜(c)の工程； (a) 配線回路設計とは無関係に、複数個の孔を所
定のピツチ間隔にて規則的な配列で穿孔した焼
成ずみのセラミツク基板を製造する工程； (b) 前記複数個の孔のうちスルーホールとして使
用されない孔を、焼成を要しない電気絶縁材料
を充填して閉塞する工程； (c) 前記基板を焼成することなく、そのままその
表面およびスルーホール用孔のその内壁面とを
ともにめつきして導体回路を形成する工程。
によつて製造することができ、 また、下記(a)〜(d)の各工程を経て製造すること
ができる。
(a) 配線回路設計とは無関係に、複数個の孔を所
定ピツチ間隔にて規則的な配列で穿孔した焼成
セラミツク基板を製造する工程； (b) 前記複数個の孔内に焼成を要しない電気絶縁
材料を充填して閉塞する工程； (c) 前記電気絶縁材料にて充填閉塞した孔のうち
から、スルーホールとして使用される孔のみを
穿孔して貫通孔を形成する工程； (d) 前記基板を焼成することなく、そのままその
表面および工程(c)で穿孔したスルーホール用貫
通孔の内壁面を、めつきして導体回路を形成す
る工程。
以下に、本発明の構成の詳細を説明する。
まず、本発明にかかるセラミツク配線板は、配
線回路設計（導体パターン）とは無関係に、予め
所定のピツチ間隔で規則的に配設された複数個の
貫通孔を設け、そして、これらの貫通孔のうちス
ルーホールとして使用しない孔を非焼成の電気絶
縁材料にて閉塞するか、取り敢えず全部閉塞した
のちスルーホール用孔の部分のみを再び穿孔し、
このようにして得られた複数個の穿孔した孔、す
なわち、スルーホール用孔の内壁面と基板表面と
にパターンをめつきして配線板を形成する点に特
徴を有する。
以下、本発明を詳細に説明する。
本発明のセラミツク配線板は、所定のピツチ間
隔で規則的に配設された複数個の孔を有し、前記
複数個の孔のうちから選ばれた一部の孔には電気
絶縁材料が充填されているセラミツク基板である
ことが必要とされる。
一方、従来のスルーホールを有するセラミツク
基板は、グリーンシートの段階で目的とする箇所
にだけ専用の金型を用いて孔を打抜いた後、焼成
することにより製造されるので、配線回路の異な
る基板毎に専用の金型を製作して、この金型を用
いて孔の打抜き加工をする必要があるばかりでな
く、グリーンシートの焼成縮小状態によつて金型
の寸法や孔の配線を適宜設定変更する必要が生じ
る場合があつた。
ところで、最近このような配線板においてコン
ピユータを使つて配線回路が設計されることが多
くなり、そのためスルーホールの位置および配線
パターンは一定の規則性をもつて設計される傾向
が強くなつている。したがつて、この規則性のあ
る配線設計に対応して、あらかじめの所定のピツ
チ間隔で規則的に配設された複数個の孔を有する
セラミツク基板の孔のうち、配線回路のスルーホ
ールとして使用されない孔が電気絶縁材料で充填
されている本発明のセラミツク基板を使用するこ
とによつて、配線回路と異なる基板毎に専用の金
型を製作する必要がなくなり、規格化された汎用
の金型を使用することができ、しかも本発明のセ
ラミツク基板は所定のピツチ間隔の複数個の孔が
規則的に配設されているので焼成した状態で在庫
品として保有することができるため、スルーホー
ルが配設されたセラミツク配線板を極めて短い納
期で、かつ低コストで製造でき、金型や焼成され
た基板の在庫管理も大幅に改善され、さらに本発
明のセラミツク基板は所定のピツチ間隔で規則的
に複数個の孔が配設されているため、焼成縮小が
均一となり高い寸法精度が得られるという多くの
特徴を有する。
ところで、特開昭56−100495号公報にはセラミ
ツク多層プリント回路基板の製造方法が開示され
ている。
しかしながら、前記公報記載の発明はその特許
請求の範囲の記載を明確にするための発明の詳細
な説明の欄に記載されているように、グリーンシ
ートプロセスによるセラミツク多層プリント回路
基板の製造方法に関するものであり、グリーンシ
ートに孔開される孔の位置は多層基板各々の少な
くともいずれかの層においてスルーホールが設け
られる可能性のある全ての位置であり、かつ上下
面の接続が不要であるグリーンシートのスルーホ
ールには絶縁性ペーストが充填される方法であ
る。一方本願発明は、前述した如く所定のピツチ
間隔で規則的に配設された複数個の孔を有する焼
成されたセラミツク基板を用いてこの基板の一部
の孔に電気絶縁材料が充填されてなる基板ならび
にその製造方法に関するものである点において、
上記公報記載の発明とは明確に異なるものであ
る。
本発明のセラミツク基板は、108Ω−cm以上の
電気抵抗（体積抵抗率）を有することが好まし
い。その理由は、前記電気抵抗が108Ω−cmより
も低いとスルーホールの電気絶縁材料を確保する
ための絶縁化処理が必要となるので、工程が繁雑
になるとともに高密度化が困難になるからであ
る。
本発明のセラミツク基板の材料は、アルミナ、
ベリリア、ムライト、低温焼成セラミツク（アル
ミナなどをベースに低融点成分を添加したり、結
晶化ガラスや結晶性セラミツクからなり、低温で
焼結させるこののできるセラミツク）、チタン酸
バリウムなどの誘導体セラミツク、窒化アルミニ
ウム、炭化ケイ素などから選ばれる少なくとも１
種を使用することが好ましく、なかでもアルミ
ナ、低温焼成セラミツクおよび窒化アルミニウム
は諸特性のバランスがよく、グリーンシートで焼
成させることができ加工性と量産性に優れている
いため有利に使用することができる。
本発明のセラミツク基板に配設された複数個の
孔はスルーホールを形成するための所定のピツチ
間隔の規則性を有していることが必要であり、よ
り具体的には少なくとも何れかと方向に平行で所
定のピツチ間隔を有する線上に配設されているこ
とが好ましく、例えば第１図のＡ〜Ｆに示した如
き配置およびそれらの複合された配置とすること
ができ、孔の大きさ適宜変えることもできる。特
に複数個の孔のうちの大部分が第１図Ａのような
格子状に配置されていると配線設計が容易で汎用
性に優れている。前記格子状のピツチ間隔として
は電子部品のリードのピツチ間隔である2.54mm
（100mil）あるいは1.27mm（50mil）にすることが
好ましい。
前記絶縁材料は、孔内に充填したあとも高温で
焼成するものではなく、いわゆる非焼成のままで
利用に供される電気絶縁性、熱的特性およびスル
ーホール内への充填性などに優れた材料であれば
好適に使用でき、特に耐熱性樹脂、耐熱性樹脂と
フイラーの混合物、ガラスのなかから選ばれるい
ずれか１種を使用することが好ましく、なかでも
耐熱性樹脂、耐熱性樹脂とフイラーの混合物は硬
化温度が低く、加工性にも優れているので好適が
ある。前記耐熱性樹脂としては、例えばエポキシ
樹脂、耐熱エポキシ樹脂、エポキシ変性ポリイミ
ド樹脂、ポリイミド樹脂、フエノール樹脂、トリ
アジン樹脂など、またフイラーとしては例えばア
ルミナ、ベリリア、シリカ、ガラス、シリコンナ
イトライド、ボロンナイトライド、窒化アルミニ
ウム、炭化ケイ素などの粉末を有利に用いること
ができ、ガラスとしては市販されている誘電ペー
ストを使用することが有利である。
前記配線回路（導線パターン）の形成には、め
つき法が有効である。
従来のセラミツク配線板に使用されている厚膜
導体は、シート抵抗が高く、高周波伝送損失が大
きく、フアインライン性が低いため高密度化が難
しく、さらにマイグレーシヨンに対する注意を要
するなどの問題が指摘されていた。
これに対し、本発明のようなめつき導体によれ
ば、前記厚膜導体が有する問題を解消することが
でき、とくにスルーホール内壁面と基板表面とを
一緒にかつ一体的に回路形成することができる。
なお、このめつき法としては、テンテング法、パ
ネルパターン混合法、フルアデイテイブ法、セミ
アデイテイブ法、マルチワイヤ法などが適合す
る。
次に本発明とセラミツク配線板の製造方法を第
２図および第３図によつて説明する。
第２図Ａ〜Ｈは、複数個の孔が所定のピツチ間
隔の規則性をもたせて配設されたセラミツク基板
を製作する工程、前記複数個の孔のうちから選ば
れる一部の孔を電気絶縁材料を用いて充填する工
程および前記基板の表面ならびに貫通している孔
のうちの一部の孔に導伝回路を形成する工程を経
て製作されるセラミツク配線板の製造方法に係る
工程説明図である。
第２図Ａは複数個の孔２，２が所定のピツチ間
隔の規則性をもたせて配設されたセラミツク基板
１の断面図であり、このセラミツク基板の製作方
法としては種々の方法があり、例えばグリーンシ
ートに金型で孔を打抜き加工したりレーザーで孔
あけ加工した後に焼成する方法、孔を形成するた
めの機構を有した金型を用いて粉末プレスして焼
成する方法、粉末プレス体をドリルで孔あけ加工
した後に焼成する方法あるいはあらかじめ焼成さ
れたセラミツク板をCO2レーザー、超音波加工、
ダイヤモンドドリルなどを用いて孔あけ加工する
方法などが適用できる。これらのうち、グリーン
シートに金型で孔を打抜き加工した後に焼成する
方法は量産性に優れているので最も実用的であ
る。なお、金型で孔あけ加工する際に外形加工や
チヨコレートブレーク用の溝加工などを併せて行
なうこともできる。
第２図Ｂは前記複数個の孔２のうちから選ばれ
る一部の孔を電気絶縁材料３で充填閉塞したセラ
ミツク基板の断面図である。この電気絶縁材料を
所定の孔に充填閉塞する方法としては、例えばス
クリーン、メタルマスクあるいは感光性ドラムフ
イルムなどのマスク４を用いて所定の孔にのみ電
気絶縁材料をスキージなどにより圧入充填した
り、ピンを用いた自動孔埋め機あるいは厚膜用直
接描画装置を使用して所定の孔にのみで電気絶縁
材料を充填する方法がある。同図中の５はスクリ
ーン印刷台を示す。なお、前記電気絶縁材料のセ
ラミツク基板への密着性を向上させるために、孔
の内面を化学的あるいは物理的に粗化させるか、
カツプリング剤処理を行なうことができる。
第２図Ｃは孔２に充填された耐熱性樹脂あるい
は耐熱性樹脂とフイラーの混合物を熱硬化させた
状態あるいはガラスを溶融固化させた状態を示す
断面図である。
第２図Ｄは前記第２図Ｃに示したセラミツク基
板１の孔からはみ出した余分な電気絶縁材料３を
研摩除去してセミツク基板の表面を平滑にした状
態を示す断面図である。
第２図Ｅ〜Ｈは前に述べたセラミツク基板への
導体回路の形成方法のうち、基板の表面に接着層
６を設けその表面を粗化した後に無電解銅メツキ
にてパルスメツキ７をしてから感光性ドライフイ
ルム８を用いたテンテイング法でエツチングして
導体回路９を形成する方法を示す断面図であり、
この方法はシート抵抗が低く、高い導体接着強度
が高く、かつフアインパターンが得られやすいた
め、本発明のセラミツク配線板の導体回路の形成
方法としては特に有利である。なお、無電解メツ
キあるいは無電解メツキしてから電解メツキによ
つて導体回路を施す場合には、無電解メツキと基
板１との密着性を向上させるために、例えばセラ
ミツク基板１の表面を直接に物理的あるいは化学
的に粗化させるか、あるいは接着層６を設けてそ
の表面を粗化する方法を行なうことが好ましい。
特に本発明によれば耐熱性樹脂とシリカ微粉の混
合物を基板１にあるいはさらに貫通孔２Ａの内面
に塗布した後にシリカ微粉を露出させてフツ化水
素酸で溶解除去して接着層６の表面を粗化する方
法を施すことは特に無電解メツキとの密着性を向
上させることができるので好適である。なお基板
１と接着層６との密着性を向上させるために、基
板表面を粗化するかカツプリング剤処理を行なう
こともできる。
第３図Ａ〜Ｇは、複数個の孔が所定のピツチ間
隔の規則をもたせて配置されたセラミツク基板を
製作する工程、前記複数個の孔のうち少なくとも
一部の孔を電気絶縁材料を用いて充填する工程、
前記充填された孔のうちから選ばれる少なくとも
一部の孔を開孔する工程および前記基板の表面な
らびに貫通している孔のうちの一部の孔に導体回
路を形成する工程を経て製作させるセラミツク配
線板の製造方法に係る工程説明図である。
第３図Ａは第２図Ａと同様の複数個の孔２，２
が所定のピツチ間隔の規則性をもたせて配設され
てなるセラミツク基板１の断面図である。
第３図Ｂは前記複数個の孔２，２の少なくとも
一部の孔を電気絶縁材料３で充填し固化させてか
ら基板１の表面を研摩して平滑にしてなるセラミ
ツク基板１の断面図である。全ての孔に電気絶縁
材料を充填する場合には、前述した方法のほかに
例えばマスクを使用せずに直接スキージで圧入充
填したり、ローラ式の穴埋め機を使用することも
できる。なお電気絶縁材料を充填しない孔は例え
ば位置合せ用ガイドピンを挿入する孔として利用
することができる。
第３図Ｃは前記充填された孔のうちから選ばれ
る少なくとも一部の孔２Ｂを、例えば充填された
電気絶縁材料を完全に硬化させた後ドリルにより
削孔して開孔させたセラミツク基板の断面図であ
る。前記孔２Ｂは、孔に充填された電気絶縁材料
が未硬化の状態、半硬化の状態あるいは完全硬化
の状態のいずれの状態で開孔してもよく、その開
孔方法としては、例えばドリルにより削孔する方
法、ピンで打抜いて開孔する方法、ガスブローし
て開孔する方法、電気絶縁材料として感光性耐熱
性樹脂を用いて露光現像処理により開孔する方法
などの方法を孔に充填された電気絶縁材料の性状
によつて適宜選択することができる。なお、特に
未硬化の状態で開孔する場合には前記孔２Ｂは孔
の周囲に電気絶縁材料を残すことなく開孔するこ
ともでき、また開孔してから基板１の表面を研摩
して平滑にすることが有利である。
ところで、特開昭56−23796号公報によれば
「金属板の任意箇所に表裏に貫通する通孔を穿孔
してこの通孔内に合成樹脂埋込材を充填し、次に
金属板の外表面に無機絶縁物を塗布硬化せしめ、
しかる後通孔内にて合成樹脂埋込材に金属板の表
裏に貫通する電線通し孔を穿孔することを特徴と
するIC用基板の製法」に係わる発明が開示され
ているが、該発明は金属板に設けられる貫通孔に
電気絶縁性を付与することを目的として貫通孔を
形成させる任意の箇所を穿孔する方法であるのに
対して、本発明は電気絶縁性のセラミツク基板に
例えば汎用の金型を使用して安価にかつ容易に貫
通孔を形成することを目的として複数個の孔が所
定のピツチ間隔の規則性をもたせて配設されたセ
ラミツク基板を用いて配線板とする方法である点
において、大きく異なつている。また特開昭50−
90959号公報にはセラミツク印刷回路板の製造方
法が開示されており、その方法は、セラミツク印
刷回路板の焼結前に、必要とする孔の直径よりも
大きい孔を形成し、焼結後に前記孔に機械加工の
容易な物質を充填し、この充填した物質内に必要
とする孔をあけることを特徴とするセラミツク印
刷回路板の製造方法であり、その発明は、例えば
位置決め用孔を形成したい箇所に予め大きい孔を
形成するものであり、一方本願発明は所定のピツ
チ間隔の規則性をもたせて複数個の孔を配設する
点において、全く異なつており、これらの相異か
ら生ずるそれぞれの発明の効果も大きく隔つてい
ることは明らかである。
第３図Ｄ〜Ｇは、第２図Ｅ〜Ｈに示したのと同
様の導体回路の形成工程を示す断面図である。
なお、このようなセラミツク基板あるいは配線
板に、例えばオーバーコート材を印刷したり、印
刷抵抗体やメツキ抵抗体を形成したり、CO2レー
ザやダイヤモンドカツターを使用してスクライブ
加工および切断加工などを施すことができる。ま
た、本発明のセラミツク配線板は、厚膜ペースト
やレジン系ペーストを印刷して多層化したり、例
えばポリイミド絶縁膜とメツキ配線により多層化
することができる。
さらに本発明のセラミツク配線板は、第４図
Ａ，Ｂに示す如く、内層回路１０を形成した後に
耐熱性接着剤、耐熱性接着シート１１、ガラスお
よびプリプレグなどを用いて多層接合し、次いで
共通の貫通孔を開孔してからさらに導体回路１３
を形成して多層セラミツク配線板を製作するのに
極めて好適であり、高密度な多層セラミツク配線
板を高い収率で容易に製作できる大きな利点があ
る。なお、内層回路にプラインドスルーホールを
設けてさらに高密度な多層セラミツク配線板とす
ることもできる。
次に本発明を実施例によつて説明する。
実施例 １ 下記(1)〜(7)の工程によつて両面スルーホール・
セラミツク配線板を製作した。
(1) α−アルミナ微粉を主原料としてドクターブ
レード装置でシート状に成形したグリーンシー
トを、規格化された汎用金型を用いて孔の打抜
き加工してから1600℃で焼成して、第１図Ａに
示すような1.27mmピツチ間隔の格子状に0.5mm
φの孔を配置した96％アルミナ・セラミツク基
板（外形寸法50.8×50.8mm、厚さ0.635mm）を製
作した。
(2) 耐熱エポキシ樹脂（三井石油化学社製、TA
−1850））固形分100重量部と、シランカツプリ
ング処理した粒径１〜5μｍのα−アルミナ微
粉（住友アルミニウム精錬社製）350重量部と
を、分散機で分散混合してから三本ロールで混
練して調製した電気絶縁材料を、メタルマスク
を用いてスクリーン印刷機で第２図Ｂに示すよ
うにアルミナ・セラミツク基板の所定の孔に充
填した。
(3) 熱風乾燥器内にて180℃で20分関加熱して電
気絶縁材料を熱硬化させた後、自動研摩機を用
いてセラミツク基板の孔からはみ出した余分な
電気絶縁材料を研摩除去して、第２図Ｃに示す
ようにセラミツク基板の表面を平滑にした。
(4) 耐熱エポキシ樹脂固形分100重量部に対して
シランカツプリング処理した粒径１〜3μｍの
シリカ微粉を150重量部の割合で混合し、三本
ロールで混練してコーテイング材を調整した。
このコーテイング材をロールコーターを使用し
てセラミツク基板の表面に5μｍの厚さで塗布
した後、180℃で１時間加熱硬化させて接着層
を形成した。
(5) 接着層内のシリカ微粉を表面から少し露出さ
せるために、接着層の表面を＃100のアルミナ
微粉研摩材を用いて回転ブラシ研摩機で軽く研
摩した後に、セラミツク基板を濃度25％のフツ
化水素酸水溶液に２分間浸漬して接着層の表面
を粗化した。
(6) セラミツク基板の全表面をパラジウム触媒
（SHIPLEY社製、キヤタポジツト44）を付与
して活性化させ、下記に組成を示すアイデイテ
イブ法用無電解銅メツキ液に３時間浸漬して、
メツキ厚さ7μｍのパネルメツキを行なつた。
硫酸銅（CuSO4・5H2O） 0.06モル／ ホルマリン（37％） 0.3モル／ 苛性ソーダ（NaOH） 0.35モル／ EDTA 0.12モル／ 添加剤 少量 メツキ温度70〜72℃ PH：12.4 (7) 銅メツキ表面をスクラブ研摩してから、感光
性ドラムフイルム・フオトレジスト（Ｅ・Ｉ・
DuPont製、リストン1015）をラミネートした
後、ガラス感板を用いて露光し１，１，１−ト
リクロルエタンで現像してから、パターンを塩
化第２銅エツチング液でエツチングし、レジス
トを塩化メチレンで剥離するテンテイング法で
導体回路を形成した。
以上のようにして製造された両面スルーホー
ル・セラミツク配線液は、最小導体線幅が50μ
ｍの高密度なフアインパターンであり、導体の
シート抵抗2.6ｍΩ／□、導体接着強度1.2〜1.8
Kgｆ／mm2と従来の厚膜導体に比べて大幅に良い
データーが得られ、かつスルーホールの接続信
頼性についても熱衝撃テスト（MIL−STD−
202E107DCondB）で200サイクル後において
も故障の発生はなく、高い信頼性を示した。
(8) 銅メツキからなる導体回路上に無電解Ni／
Auメツキを行なつた後、シート抵抗10KΩ／
□のカーボン抵抗ペースト（アサヒ化学研究所
製、TU−10K−５）をスクリーン印刷し、170
℃で１時間加熱硬化させて、サイズ２×２mm、
厚さ15μｍのカーボン印刷抵抗体を形成した。
この抵抗体の加湿放置試験（40℃、95％RH）
を行なつたところ500時間後の抵抗変化率が＋
2.5％であつたのに対して、同一条件で耐熱ガ
ラスエポキシ基板上に形成したカーボン印刷抵
抗体の抵抗変化率は＋8.1％とドリフトが大き
かつた。
実施例 ２ 実施例１と同様ではあるが、実施例１の(1)〜(3)
の工程を下記(1)〜(3)に示す如く変えて両面スルー
ホール・セラミツク配線板を製作した。
(1) グリーンシートを規格化された汎用金型を用
いて孔の打抜き加工した後に焼成してから第１
図Ａに示すような2.54mmピツチ間隔の格子状に
1.0mmφの孔を配置した96％アルミナ・セラミ
ツク基板（外形寸法50.8×50.8mm、厚さ0.635
mm）を製作した。
(2) 耐熱エポキシ樹脂にα−アルミナ微粉を分散
した電気絶縁材料のスクリーン印刷機を用いて
セラミツク基板の全ての孔に充填し熱硬化させ
てから、穴からはみ出した余分な電気絶縁材料
を研摩除去して第３図Ｂに示すようにセラミツ
ク基板の表面を平滑にした。
(3) 電気絶縁材料が充填された孔のうちの所定の
孔を、数値制御多軸ドリル加工機（Excellon
Automation社製、Mark Ｖ Driller）を用い
て0.4mmφのドリルで開孔して第３図Ｃのよう
なセラミツク基板を製作した。
このようにして得られたセラミツク配線板は実
施例１で得られたセラミツク配線板とほぼ同様に
優れた特性を有していた。
〔発明の効果〕
以上述べた如く、本発明のセラミツク配線板
は、従来のセラミツク配線板の如く配線回路の異
なる基板毎に専用の金型を製作する必要がなくな
り、規格化された汎用金型を使用することがで
き、しかも本発明のセラミツク基板は所定のピツ
チ間隔の複数個の孔が規則的に配設されているの
で焼成された状態で在庫品として保有できるた
め、スルーホールが配設されたセラミツク配線板
を極めて短い納期で、かつ低コストで製造するこ
とができ、金型や焼成された基板の在庫管理も大
幅に改善される。また、本発明のセラミツク配線
板は所定のピツチ間隔で規則的に複数個の孔が配
設されているため、焼成収縮が均一となり高い寸
法精度が得られ、高密化に極めて適している。
さらに本発明のセラミツク配線板はシート抵抗
が低くフアインライン性に優れたメツキ導体なら
びに基板の寸法が安定しているのでカーボン印刷
抵抗体が安定して使える利点があり、また多層化
が容易で高制度・高密度の多層セラミツク配線板
を製造することができる。
このような利点から、本発明のセラミツク配線
板は高密度なハイブリツトIC配線板、LSIやセラ
ミツクパツケージを表面実装する配線板、大型コ
ンピユータ用多層セラミツク配線板、納期の短い
ハイブリツトICの開発試作用配線板あるいはピ
ングリツトアレーやチツプキヤリアなどの半導体
パツケージなどの用途に適しており、産業上極め
て有用である。
【図面の簡単な説明】
第１図Ａ〜Ｆは本発明のセラミツク基板に設け
られる孔の配設状態の数列を示す平面図、第２図
Ａ〜Ｈおよび第３図Ａ〜Ｇはそれぞれ本発明のセ
ラミツク配線板の製造工程を説明する断面図、第
４図Ａ，Ｂは本発明の多層セラミツク配線板の製
造工程を説明する断面図である。 １……セラミツク基板、２，２Ａ，２Ｂ……
孔、３……電気絶縁材料、４……メタルマスク、
５……スクリーン印刷台、６……接着層、７……
パネルメツキ、８……感光性ドラムフイルム、９
……導体回路、１０……内装回路、１１……接着
シート、１２……共通の貫通孔、１３……多層配
線板の導体お回路。

Claims (1)

  1. 【特許請求の範囲】 １ 配線回路設計とは無関係に穿孔された所定の
    ピツチ間隔で規則的な配列になる複数個の孔を有
    し、かつこれらの孔のうち前記配線回路において
    スルーホールとして使用されない孔が非焼成の電
    気絶縁材料にて充填閉塞してなる焼成ずみセラミ
    ツク基板であつて、前記基板表面とスルーホール
    用孔のその内壁面とがともに、めつき導体によつ
    て回路形成されているセラミツク配線板。 ２ 下記(a)〜(c)の工程を経て製作されてなるセラ
    ミツク配線板の製造方法。 (a) 配線回路設計とは無関係に、複数好の孔を所
    定のピツチ間隔にて規則的な配列で穿孔した焼
    成ずみセラミツク基板を製造する工程； (b) 前記複数個の孔のうちのスルーホールとして
    使用されない孔を、焼成を要しない電気絶縁材
    料を充填して閉塞する工程； (c) 前記基板を焼成することなく、その表面およ
    びスルーホール用孔のその内壁面とをともにめ
    つきして導体回路を形成する工程。 ３ 下記(a)〜(c)の工程を経て製作されてなるセラ
    ミツク配線板の製造方法。 (a) 配線回路設計とは無関係に、複数個の孔を所
    定のピツチ間隔にて規則的な配列で穿孔した焼
    成セラミツク基板を製造する工程； (b) 前記複数個の孔内に焼成を要しない電気絶縁
    材料を充填して閉塞する工程； (c) 前記電気絶縁材料にて充填閉塞した孔のうち
    から、スルーホールとして使用される孔のみを
    穿孔して貫通孔を形成する工程； (d) 前記基板を焼成することなく、その表面およ
    び工程(c)で穿孔したスルーホール用貫通孔の内
    壁面を、めつきして導体回路を形成する工程。
JP60069196A 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法 Granted JPS61229389A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60069196A JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法
US06/839,730 US4715117A (en) 1985-04-03 1986-03-14 Ceramic wiring board and its production
DE19863611157 DE3611157A1 (de) 1985-04-03 1986-04-03 Keramische verdrahtungsplatte und verfahren zu deren herstellung
US07/097,452 US4792646A (en) 1985-04-03 1987-09-16 Ceramic wiring board and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60069196A JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61229389A JPS61229389A (ja) 1986-10-13
JPH0568874B2 true JPH0568874B2 (ja) 1993-09-29

Family

ID=13395730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60069196A Granted JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法

Country Status (3)

Country Link
US (2) US4715117A (ja)
JP (1) JPS61229389A (ja)
DE (1) DE3611157A1 (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
DE3610114A1 (de) * 1986-03-26 1987-02-12 Manfred Dipl Ing Schoeffel Schaltungstraegerplatte fuer laborzweck und verfahren zu ihrer herstellung
US5119272A (en) * 1986-07-21 1992-06-02 Mitsumi Electric Co., Ltd. Circuit board and method of producing circuit board
US4888208A (en) * 1986-10-16 1989-12-19 Toyo Boseki Kabushiki Kaisha Ceramic substrate for printed circuits and production thereof
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
JPH0834340B2 (ja) * 1988-12-09 1996-03-29 日立化成工業株式会社 配線板およびその製造法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
US5132879A (en) * 1990-10-01 1992-07-21 Hewlett-Packard Company Secondary board for mounting of components having differing bonding requirements
JP2720596B2 (ja) * 1990-11-20 1998-03-04 東芝ライテック株式会社 定着用加熱体、定着装置および画像形成装置
GB2255676B (en) * 1991-05-08 1995-09-27 Fuji Electric Co Ltd Metallic printed board
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
US5239135A (en) * 1992-02-14 1993-08-24 Penn Engineering & Manufacturing Corp. Circuit board fastener
US5240671A (en) * 1992-06-01 1993-08-31 Microelectronics And Computer Technology Corporation Method of forming recessed patterns in insulating substrates
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
GB9417235D0 (en) * 1994-08-26 1994-10-19 Measurement Tech Ltd Electrical safety barriers
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5683758A (en) * 1995-12-18 1997-11-04 Lucent Technologies Inc. Method of forming vias
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5915756A (en) * 1996-08-22 1999-06-29 Altera Corporation Method to fill via holes between two conductive layers
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6437681B1 (en) * 1999-10-27 2002-08-20 Cyntec Company Structure and fabrication process for an improved high temperature sensor
JP3700524B2 (ja) * 2000-03-03 2005-09-28 株式会社村田製作所 多層集合基板および多層セラミック部品の製造方法
EP1325673B1 (de) * 2000-10-13 2004-08-18 PPC Electronic AG Leiterplatte sowie verfahren zum herstellen einer solchen leiterplatte und eines schichtverbundmaterials für eine solche leiterplatte
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
TWI220163B (en) * 2003-04-24 2004-08-11 Ind Tech Res Inst Manufacturing method of high-conductivity nanometer thin-film probe card
WO2005117508A2 (en) * 2004-05-15 2005-12-08 C-Core Technologies, Inc. Printed wiring board with conductive constraining core including resin filled channels
WO2006026566A1 (en) * 2004-08-27 2006-03-09 Vasoya Kalu K Printed wiring boards possessing regions with different coefficients of thermal expansion
KR20070112274A (ko) * 2005-03-15 2007-11-22 씨-코어 테크놀로지즈, 인코포레이티드 인쇄배선기판 내에 억제 코어 재료를 구성하는 방법
JP2006287085A (ja) * 2005-04-04 2006-10-19 Sony Corp 配線基板の製造方法
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
JP2007188985A (ja) * 2006-01-12 2007-07-26 Sumitomo Bakelite Co Ltd 回路基板、回路基板の製造方法および回路板
JP5116661B2 (ja) * 2006-03-14 2013-01-09 株式会社村田製作所 積層型電子部品の製造方法
US20070278002A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a low thermal impedance printed circuit board assembly
US8203080B2 (en) 2006-07-14 2012-06-19 Stablcor Technology, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP4649378B2 (ja) * 2006-07-26 2011-03-09 アルプス電気株式会社 回路基板の製造方法、及びその回路基板を使用した電子回路ユニット
WO2008072699A1 (ja) * 2006-12-15 2008-06-19 Nhk Spring Co., Ltd. 導電性接触子ホルダ、導電性接触子ユニット、および導電性接触子ホルダの製造方法
JP5035249B2 (ja) * 2007-03-14 2012-09-26 パナソニック株式会社 回路基板の製造方法
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
KR20110049247A (ko) * 2009-11-04 2011-05-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP2333133B1 (de) * 2009-11-23 2013-03-06 Linde Aktiengesellschaft Verfahren zur Herstellung einer mehrlagigen Spule
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
US20120012378A1 (en) * 2010-07-14 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20120130515A (ko) * 2011-05-23 2012-12-03 삼성테크윈 주식회사 회로 기판 및 그의 제조 방법
US9091977B2 (en) * 2011-11-01 2015-07-28 Canon Kabushiki Kaisha Heater with insulated substrate having through holes and image heating apparatus including the heater
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1124298A (en) * 1964-11-04 1968-08-21 Btr Industries Ltd Improvements in or relating to printed circuits
JPS4814068B1 (ja) * 1970-12-30 1973-05-02
JPS555872B2 (ja) * 1973-12-15 1980-02-12
JPS5498426A (en) * 1978-01-18 1979-08-03 Aisin Seiki Co Ltd Method of controlling engine revolution
US4160132A (en) * 1978-06-20 1979-07-03 Lectron Products, Inc. Electromagnetic acoustic transducer with its air gap established at assembly by counteracting springs
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS5623796A (en) * 1979-07-31 1981-03-06 Matsushita Electric Works Ltd Method of manufacturing substrate for ic
JPS5673488A (en) * 1979-11-21 1981-06-18 Tokyo Shibaura Electric Co Printed circuit board and method of manufacturing same
JPS56100495A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Method of manufacturing ceramic multilayer printed circuit board
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPS59159586A (ja) * 1983-03-03 1984-09-10 住友ベークライト株式会社 金属ベ−ス印刷回路用積層板及びその製造方法
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
EP0227857B1 (de) * 1985-12-30 1990-03-28 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen
JP3156037B2 (ja) 1996-06-14 2001-04-16 日本興産株式会社 建設汚泥のリサイクル方法

Also Published As

Publication number Publication date
JPS61229389A (ja) 1986-10-13
DE3611157A1 (de) 1986-10-09
US4792646A (en) 1988-12-20
US4715117A (en) 1987-12-29
DE3611157C2 (ja) 1992-08-27

Similar Documents

Publication Publication Date Title
US4715117A (en) Ceramic wiring board and its production
US3606677A (en) Multilayer circuit board techniques
TW550997B (en) Module with built-in components and the manufacturing method thereof
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
JP3786512B2 (ja) 多層配線基板の製造方法
JP3728068B2 (ja) 多層配線基板
JPH0416040B2 (ja)
JP2000138457A (ja) 多層配線基板およびその製造方法
JP3694601B2 (ja) 多層配線基板
JPS6252988A (ja) 金属コアプリント配線板及びその製造方法
JPH0426560B2 (ja)
JPH0685434A (ja) セラミック回路基板の製造方法
KR20080000375A (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
TW200522834A (en) Process for manufacturing a wiring substrate
JP2001284805A (ja) 多層配線基板とその製造方法
JPH0434838B2 (ja)
KR100754805B1 (ko) 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법
JPS5810886A (ja) 絶縁基板に導体回路を作成する方法
JP2006173650A (ja) 多層配線基板
JPH0529316B2 (ja)
JP2003347739A (ja) 多層回路板及びその製造方法
JPS61140197A (ja) 多層印刷配線板の製造方法
JPS63108793A (ja) 配線基板の製造方法
JP2004023094A (ja) 内蔵レジスタを有するプリント回路基板、その製造方法及びその最適化方法
JPH09326562A (ja) 回路基板の製造方法及び回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term