JPH0568942B2 - - Google Patents
Info
- Publication number
- JPH0568942B2 JPH0568942B2 JP59230094A JP23009484A JPH0568942B2 JP H0568942 B2 JPH0568942 B2 JP H0568942B2 JP 59230094 A JP59230094 A JP 59230094A JP 23009484 A JP23009484 A JP 23009484A JP H0568942 B2 JPH0568942 B2 JP H0568942B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transformer
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
[技術分野]
本発明は高圧電源装置に係り、さらに詳細には
複写機、プリンタ、テレビジヨン装置などに用い
られる高圧電源装置に関する。
複写機、プリンタ、テレビジヨン装置などに用い
られる高圧電源装置に関する。
[従来技術]
上記のような高圧電源装置の一つとして、第1
図に示すような回路が複写機の帯電器制御などに
多く用いられている。
図に示すような回路が複写機の帯電器制御などに
多く用いられている。
第1図に示す回路は高圧の直流に所望の交流を
重畳した高圧電流を発生させる回路である。同図
の端子3,4から矩形波(あるいは正弦波)パル
スを昇圧トランス6に入力し、その2次側に巻線
比に応じて昇圧された交流を発生させ、これをダ
イオード8、コンデンサ9および負荷抵抗10か
ら成る整流、平滑回路により高圧の直流電圧V1
を得る。
重畳した高圧電流を発生させる回路である。同図
の端子3,4から矩形波(あるいは正弦波)パル
スを昇圧トランス6に入力し、その2次側に巻線
比に応じて昇圧された交流を発生させ、これをダ
イオード8、コンデンサ9および負荷抵抗10か
ら成る整流、平滑回路により高圧の直流電圧V1
を得る。
一方、端子1,2からは所望の負荷の制御特性
にしたがつて定められた周波数の交流をトランス
5に印加する。トランス5の2次側の一端にはト
ランス6の高圧直流出力が接続されており、した
がつてトランス5の2次側には、第2図に示すよ
うな前記の直流電圧V1と端子1,2から入力さ
れた交流を昇圧して得た交流V2が重畳された電
圧V1+V2が発生され、出力端子7から負荷に
給電される。
にしたがつて定められた周波数の交流をトランス
5に印加する。トランス5の2次側の一端にはト
ランス6の高圧直流出力が接続されており、した
がつてトランス5の2次側には、第2図に示すよ
うな前記の直流電圧V1と端子1,2から入力さ
れた交流を昇圧して得た交流V2が重畳された電
圧V1+V2が発生され、出力端子7から負荷に
給電される。
第2図に示すように、出力電圧はトランス6に
より昇圧された電圧V1を中心にトランス5によ
つて昇圧された交流電位が重畳されたものとな
る。
より昇圧された電圧V1を中心にトランス5によ
つて昇圧された交流電位が重畳されたものとな
る。
上記のような交流を重畳させた高圧を発生させ
る従来構成は直流系と交流系の2系統のトランス
を必要とし、このためコストが高く、またトラン
スは比較的大型の部品なので装置全体の小型化を
阻む欠点がある。また、第2図に示す高圧値流電
圧V1は多くの場合数KVと高圧なことが多く、
トランス5の1〜2次間の絶縁、および高圧出力
部と他の低圧部分の絶縁にかなりのコストがかか
る欠点がある。さらに、所望の負荷制御特性を得
るために重畳交流を低周波にしたい場合にはトラ
ンス5の磁気飽和を避けるためにトランス5が大
型化してしまう欠点がある。
る従来構成は直流系と交流系の2系統のトランス
を必要とし、このためコストが高く、またトラン
スは比較的大型の部品なので装置全体の小型化を
阻む欠点がある。また、第2図に示す高圧値流電
圧V1は多くの場合数KVと高圧なことが多く、
トランス5の1〜2次間の絶縁、および高圧出力
部と他の低圧部分の絶縁にかなりのコストがかか
る欠点がある。さらに、所望の負荷制御特性を得
るために重畳交流を低周波にしたい場合にはトラ
ンス5の磁気飽和を避けるためにトランス5が大
型化してしまう欠点がある。
[目的]
本発明は以上の点に鑑みてなされたもので、直
流に交流を重畳させる事により、複写機などにお
いては帯電ムラを防止し、良好な画像を得ること
ができる高圧電源装置を提供することを目的とす
る。
流に交流を重畳させる事により、複写機などにお
いては帯電ムラを防止し、良好な画像を得ること
ができる高圧電源装置を提供することを目的とす
る。
[実施例]
以下、図面に示す実施例に基づいて本発明を詳
細に説明する。
細に説明する。
第3図に本発明による電源装置の回路構成の一
例を示す。第3図において符号12で示されてい
るものは昇圧トランスで、この昇圧トランス12
の1次側の一端にはスイツチングトランジスタ2
0のコレクタが接続されており、このスイツチン
グトランジスタ20により昇圧トランス12の1
次側に対する給電の断続が行なわれる。すなわ
ち、スイツチングトランジスタ20のベースは発
振器21の出力により制御される。
例を示す。第3図において符号12で示されてい
るものは昇圧トランスで、この昇圧トランス12
の1次側の一端にはスイツチングトランジスタ2
0のコレクタが接続されており、このスイツチン
グトランジスタ20により昇圧トランス12の1
次側に対する給電の断続が行なわれる。すなわ
ち、スイツチングトランジスタ20のベースは発
振器21の出力により制御される。
一方昇圧トランス12の1次側の他端はトラン
ジスタ26、抵抗22、27〜29、ダイオード
25、チヨークコイル24、平滑用のコンデンサ
23から構成された公知のチヨツパ型スイツチン
グレギユレータが接続されている。このスイツチ
ングレギユレータは後に詳述するように制御用の
IC30により制御される。
ジスタ26、抵抗22、27〜29、ダイオード
25、チヨークコイル24、平滑用のコンデンサ
23から構成された公知のチヨツパ型スイツチン
グレギユレータが接続されている。このスイツチ
ングレギユレータは後に詳述するように制御用の
IC30により制御される。
昇圧トランス12の2次側にはダイオード1
3、コンデンサ14、放電用抵抗15から成る整
流、平滑回路が接続されており、昇圧トランス1
2により昇圧された電圧が直流に変換されて負荷
18に給電される。負荷18に流れる負荷電流は
検出抵抗16を介して電圧として検出される。検
出電圧はコンデンサ17により積分(平滑)さ
れ、さらに過電流保護用の抵抗19を介して制御
用IC30の1および16番ピンにフイードバツク
される。
3、コンデンサ14、放電用抵抗15から成る整
流、平滑回路が接続されており、昇圧トランス1
2により昇圧された電圧が直流に変換されて負荷
18に給電される。負荷18に流れる負荷電流は
検出抵抗16を介して電圧として検出される。検
出電圧はコンデンサ17により積分(平滑)さ
れ、さらに過電流保護用の抵抗19を介して制御
用IC30の1および16番ピンにフイードバツク
される。
制御用IC30は図示するように16本のピンを
有しており、制御入力に応じてスイツチンングレ
ギユレータのスイツチング動作を制御するもので
ある。10〜12番ピンには図示するようにスイツチ
ングレギユレータが接続される。5番、6番ピン
に接続された抵抗31、コンデンサ32はスイツ
チング周波数を決定する時定数である。また、2
番ピン、3番ピンに接続された抵抗34、コンデ
ンサ33はIC30内の誤差増幅器のフイードバ
ツク回路を形成している。さらに抵抗36,37
はIC30のデツドタイムコントロール用の抵抗、
コンデンサ35はリツプル除去用のものである。
有しており、制御入力に応じてスイツチンングレ
ギユレータのスイツチング動作を制御するもので
ある。10〜12番ピンには図示するようにスイツチ
ングレギユレータが接続される。5番、6番ピン
に接続された抵抗31、コンデンサ32はスイツ
チング周波数を決定する時定数である。また、2
番ピン、3番ピンに接続された抵抗34、コンデ
ンサ33はIC30内の誤差増幅器のフイードバ
ツク回路を形成している。さらに抵抗36,37
はIC30のデツドタイムコントロール用の抵抗、
コンデンサ35はリツプル除去用のものである。
また、IC30の2番ピン、すなわち誤差増幅
器の一入力には発振器38の出力が接続されてい
る。この発振器の構成については詳述する。発振
器38の出力電圧は抵抗39,40により決定さ
れる。コンデンサ41はリツプル除去用のもので
ある。
器の一入力には発振器38の出力が接続されてい
る。この発振器の構成については詳述する。発振
器38の出力電圧は抵抗39,40により決定さ
れる。コンデンサ41はリツプル除去用のもので
ある。
第4図に第3図のスイツチングレギユレータ制
御用IC30の内部構造を詳細に図示する。
御用IC30の内部構造を詳細に図示する。
第4図において7、12番ピンに接続されたブロ
ツク42は5Vの基準電圧を生成するレフアラン
スレギユレータ、ブロツク43はローボルテージ
ストツプ、ブロツク44は発振器である。符号4
5で示されているものは0.1Vの電源、46はデ
ツドタイムコンパレータ、47はアンドゲート、
48はPWM(パルス幅変調)コンパレータ、4
9,50はともに誤差増幅器である。また、51
はインバータ、52はTフリツプフロツプ、5
3,54はナンドゲート、57,58は電流増幅
用のトランジスタである。
ツク42は5Vの基準電圧を生成するレフアラン
スレギユレータ、ブロツク43はローボルテージ
ストツプ、ブロツク44は発振器である。符号4
5で示されているものは0.1Vの電源、46はデ
ツドタイムコンパレータ、47はアンドゲート、
48はPWM(パルス幅変調)コンパレータ、4
9,50はともに誤差増幅器である。また、51
はインバータ、52はTフリツプフロツプ、5
3,54はナンドゲート、57,58は電流増幅
用のトランジスタである。
第5図A〜Cに第4図のIC30の各部の波形
を示す。
を示す。
第5図Aは11番ピンの出力波形を、第5図Bは
5番ピンの波形、すなわち発振器44に接続され
た抵抗31、コンデンサ32による時定数により
規定される波形を、また、第5図Cは3番ピンの
波形、すなわち、PWMコンパレータの入力波形
である。
5番ピンの波形、すなわち発振器44に接続され
た抵抗31、コンデンサ32による時定数により
規定される波形を、また、第5図Cは3番ピンの
波形、すなわち、PWMコンパレータの入力波形
である。
第6図は第3図の発振器38の構成を示してい
る。
る。
抵抗39,40により形成された電位はオペア
ンプ68、抵抗77,78により構成されたコン
パレータ回路に入力される。このコンパレータ回
路は出力電圧66と入力電圧を比較することによ
りその出力に矩形波を発生する。矩形波のゲイン
は可変抵抗75、抵抗76により所定のレベルに
調節され、抵抗70,71,73、コンデンサ6
9,72,74およびオペアンプ67から成るフ
イルタ回路に入力され、入力65に重畳された正
弦波を発生する。
ンプ68、抵抗77,78により構成されたコン
パレータ回路に入力される。このコンパレータ回
路は出力電圧66と入力電圧を比較することによ
りその出力に矩形波を発生する。矩形波のゲイン
は可変抵抗75、抵抗76により所定のレベルに
調節され、抵抗70,71,73、コンデンサ6
9,72,74およびオペアンプ67から成るフ
イルタ回路に入力され、入力65に重畳された正
弦波を発生する。
第7図に発振器21の回路の一例を示す。ここ
ではオペアンプ86を用いた発振器を示してい
る。オペアンプ86の+入力には抵抗85,90
で形成されたしきい値が入力されるとともに抵抗
83を介して自己の出力がフイードバツクされ
る。また、出力端子、一入力間には発振周波数を
規定する抵抗87、コンデンサ91から成る時定
数回路が接続されている。発生された3角波は抵
抗81,82でそのゲインを調整され、電力増幅
を行なうスイツチングトランジスタ80のベース
に入力される。トランジスタ80のコレクタは電
流制限用の抵抗79を介して電源電圧Vccに接続
されるとともに、スイツチングトランジスタ28
のベースと接続される。
ではオペアンプ86を用いた発振器を示してい
る。オペアンプ86の+入力には抵抗85,90
で形成されたしきい値が入力されるとともに抵抗
83を介して自己の出力がフイードバツクされ
る。また、出力端子、一入力間には発振周波数を
規定する抵抗87、コンデンサ91から成る時定
数回路が接続されている。発生された3角波は抵
抗81,82でそのゲインを調整され、電力増幅
を行なうスイツチングトランジスタ80のベース
に入力される。トランジスタ80のコレクタは電
流制限用の抵抗79を介して電源電圧Vccに接続
されるとともに、スイツチングトランジスタ28
のベースと接続される。
周知のようにこのような発振回路ではしきい値
を基準としてオペアンプ122がハイレベル、ロ
ーレベル出力を繰り返すことにより方形波パルス
が形成される。第8図は第7図のオペアンプ86
の一入力端子の波形を示している。符号92,9
4はオペアンプ86の+入力端子の入力しきい値
レベルで、出力がハイかローかでいずれかに切り
換わる。ハイレベル区間Pではコンデンサ87が
充電されるので、時定数に応じて−入力端子の電
圧が上昇し、これがレベル92に達した時点でア
ンプはローレベルに切り換わる。ローレベル区間
Qではコンデンサ87が放電され、時定数に応じ
て−入力端子の電圧が減少する。この区間では帰
還抵抗83により+入力端子のしきい値電圧はレ
ベル94となつており、−入力電圧がこのレベル
に達すると再びオペアンプ122は反転する。こ
のような動作を繰り返すことによりトランジスタ
80が断続され、電流増幅されたその出力により
第3図のスイツチングトランジスタ20が駆動さ
れる。
を基準としてオペアンプ122がハイレベル、ロ
ーレベル出力を繰り返すことにより方形波パルス
が形成される。第8図は第7図のオペアンプ86
の一入力端子の波形を示している。符号92,9
4はオペアンプ86の+入力端子の入力しきい値
レベルで、出力がハイかローかでいずれかに切り
換わる。ハイレベル区間Pではコンデンサ87が
充電されるので、時定数に応じて−入力端子の電
圧が上昇し、これがレベル92に達した時点でア
ンプはローレベルに切り換わる。ローレベル区間
Qではコンデンサ87が放電され、時定数に応じ
て−入力端子の電圧が減少する。この区間では帰
還抵抗83により+入力端子のしきい値電圧はレ
ベル94となつており、−入力電圧がこのレベル
に達すると再びオペアンプ122は反転する。こ
のような動作を繰り返すことによりトランジスタ
80が断続され、電流増幅されたその出力により
第3図のスイツチングトランジスタ20が駆動さ
れる。
次に以上の構成における動作につき説明する。
第3図において、負荷18を流れた高圧電流は
全て抵抗16を介してトランスに戻る。この電流
を検出抵抗16で検出し、コンデンサ17で積分
する。負荷電流に対応した電圧は制御用IC30
内のオペアンプ49,50から構成された誤差増
幅器で基準電圧と比較される。オペアンプ49は
定電流制御用として働き、オペアンプ50は過電
流保護用として働く。
全て抵抗16を介してトランスに戻る。この電流
を検出抵抗16で検出し、コンデンサ17で積分
する。負荷電流に対応した電圧は制御用IC30
内のオペアンプ49,50から構成された誤差増
幅器で基準電圧と比較される。オペアンプ49は
定電流制御用として働き、オペアンプ50は過電
流保護用として働く。
第9図に示すように、オペアンプ49の−入力
端子の電位は抵抗39,40の分割電位97に前
記のようにして発振器38によつて得られた正弦
波66が重畳された電圧波形となる。
端子の電位は抵抗39,40の分割電位97に前
記のようにして発振器38によつて得られた正弦
波66が重畳された電圧波形となる。
制御用IC30は内部の誤差増幅器に負荷電流
(あるいは電圧)に応じた検出電圧を与えること
により、負荷電流(あるいは電圧)を一定にする
ようにスイツチングレギユレータの出力を制御す
る。したがつて、上記のように検出電圧にさらに
正弦波を重畳させた信号を制御用IC内部の誤差
増幅器の基準電圧として与えることによりスイツ
チングレギユレータの発生電力を変化させ、2次
側の高圧出力の電圧を振動させることができる。
(あるいは電圧)に応じた検出電圧を与えること
により、負荷電流(あるいは電圧)を一定にする
ようにスイツチングレギユレータの出力を制御す
る。したがつて、上記のように検出電圧にさらに
正弦波を重畳させた信号を制御用IC内部の誤差
増幅器の基準電圧として与えることによりスイツ
チングレギユレータの発生電力を変化させ、2次
側の高圧出力の電圧を振動させることができる。
ここで第10図に本実施例における入出力の関
係を示しておく。
係を示しておく。
ここで横軸は制御用IC30の2番ピンの電圧
を、縦軸は高圧出力電圧を示している。ここで符
号97で示す破線は抵抗39,40の基準電圧
で、前記のように制御用ICに入力される制御電
圧は発振器38によりこの電圧97の上下に振動
させられる。制御用IC30、トランジスタ26
によるスイツチングレギユレータの増幅率は直線
61で示すように線形であり、上記の正弦波を制
御用IC30に入力することにより、第3図のダ
イオード13のアノードに正弦波を重畳した高圧
波形59を得ることができる。
を、縦軸は高圧出力電圧を示している。ここで符
号97で示す破線は抵抗39,40の基準電圧
で、前記のように制御用ICに入力される制御電
圧は発振器38によりこの電圧97の上下に振動
させられる。制御用IC30、トランジスタ26
によるスイツチングレギユレータの増幅率は直線
61で示すように線形であり、上記の正弦波を制
御用IC30に入力することにより、第3図のダ
イオード13のアノードに正弦波を重畳した高圧
波形59を得ることができる。
以上のようにして、高圧出力電流の積分値が一
定となるような定電流出力をもつた高圧電源にお
いて、従来の交流重畳方式で得られる交流を重畳
させた高圧出力と同等の出力を得ることができ
る。以上のような構成によれば、高圧出力の強度
を所定の周波数で変化させることにより、従来と
同等の出力波形を得ているので、従来の交流系の
トランスを省略でき、電源部を著しく小型に形成
できる。当然ながら、交流系のトランスがないの
で重畳交流を低周波に設定する場合にもトランス
の大型化にから来る制約がなくなるので、設計作
業も楽になる。また、高圧を取り扱う接続点が少
なくなるので、他の低圧部分との絶縁処理も楽に
なり、コストを低減できる。
定となるような定電流出力をもつた高圧電源にお
いて、従来の交流重畳方式で得られる交流を重畳
させた高圧出力と同等の出力を得ることができ
る。以上のような構成によれば、高圧出力の強度
を所定の周波数で変化させることにより、従来と
同等の出力波形を得ているので、従来の交流系の
トランスを省略でき、電源部を著しく小型に形成
できる。当然ながら、交流系のトランスがないの
で重畳交流を低周波に設定する場合にもトランス
の大型化にから来る制約がなくなるので、設計作
業も楽になる。また、高圧を取り扱う接続点が少
なくなるので、他の低圧部分との絶縁処理も楽に
なり、コストを低減できる。
以上では負荷電流を一定にするような定電流制
御を行なう高圧電源装置における実施例を示した
が、負荷電圧を一定に制御するような高圧電源装
置においても本発明が実施できるのはもちろんで
ある。定電圧制御を行なう場合には負荷18と並
列に分圧抵抗を挿入し、負荷電圧に応じた検出電
圧を形成し、この検出電圧を上記と同様に制御用
ICの制御入力とすればよい。
御を行なう高圧電源装置における実施例を示した
が、負荷電圧を一定に制御するような高圧電源装
置においても本発明が実施できるのはもちろんで
ある。定電圧制御を行なう場合には負荷18と並
列に分圧抵抗を挿入し、負荷電圧に応じた検出電
圧を形成し、この検出電圧を上記と同様に制御用
ICの制御入力とすればよい。
以上に示した実施例では発振器38の出力する
交流波形は正弦波として示したが、矩形波、ノコ
ギリ波、三角波など所望の波形を用いることがで
きる。これにより負荷の性質に応じて所望の変動
パターンで出力強度を変化させることができる。
これは従来の技術思想から見ると、所望の波形の
交流を高圧直流出力に重畳させる動作に対応す
る。また、発振器26の波形は一定の周波数とし
たが、所望の負荷特性に応じて変化させることも
考えられる。
交流波形は正弦波として示したが、矩形波、ノコ
ギリ波、三角波など所望の波形を用いることがで
きる。これにより負荷の性質に応じて所望の変動
パターンで出力強度を変化させることができる。
これは従来の技術思想から見ると、所望の波形の
交流を高圧直流出力に重畳させる動作に対応す
る。また、発振器26の波形は一定の周波数とし
たが、所望の負荷特性に応じて変化させることも
考えられる。
[効果]
高圧DC出力に交流を重畳させる事により、良
好な画像を得る事が出来る。
好な画像を得る事が出来る。
以上の説明から明らかなように、本発明によれ
ば、昇圧手段の1次側を断続して2次側に高圧出
力を得る高圧電源装置において、負荷電流または
負荷電圧を基準値と比較することにより1次側断
続手段を制御する手段と、前記基準値を所定周波
数にしたがつて変化させる手段を設けた構成を採
用しているため、低コストでコンパクトな構成に
より交流を重畳させた高圧出力を得ることができ
る優れた高圧電源装置を提供することができる。
ば、昇圧手段の1次側を断続して2次側に高圧出
力を得る高圧電源装置において、負荷電流または
負荷電圧を基準値と比較することにより1次側断
続手段を制御する手段と、前記基準値を所定周波
数にしたがつて変化させる手段を設けた構成を採
用しているため、低コストでコンパクトな構成に
より交流を重畳させた高圧出力を得ることができ
る優れた高圧電源装置を提供することができる。
第1図は従来の高圧電源の構成を示した回路
図、第2図は第1図の回路における出力を示した
波形図、第3図以下は本発明の一実施例を説明す
るもので、第3図は本発明による高圧電源回路の
構成を示した回路図、第4図は第3図における制
御用ICの構成を詳細に示した回路図、第5図A
〜Cは制御用ICの各部の電圧波形を示した波形
図、第6図は第3図における発振器38の構成を
詳細に説明した回路図、第7図は第3図の発振器
21の構成を示した回路図、第8図は第7図の回
路の出力を示した波形図、第9図は制御用ICに
入力される制御入力信号を示した波形図、第10
図は本発明装置における入出力関係を示した線図
である。 12……昇圧トランス、21,30……発振
器、30……制御用IC、20,26……スイツ
チングトランジスタ。
図、第2図は第1図の回路における出力を示した
波形図、第3図以下は本発明の一実施例を説明す
るもので、第3図は本発明による高圧電源回路の
構成を示した回路図、第4図は第3図における制
御用ICの構成を詳細に示した回路図、第5図A
〜Cは制御用ICの各部の電圧波形を示した波形
図、第6図は第3図における発振器38の構成を
詳細に説明した回路図、第7図は第3図の発振器
21の構成を示した回路図、第8図は第7図の回
路の出力を示した波形図、第9図は制御用ICに
入力される制御入力信号を示した波形図、第10
図は本発明装置における入出力関係を示した線図
である。 12……昇圧トランス、21,30……発振
器、30……制御用IC、20,26……スイツ
チングトランジスタ。
Claims (1)
- 1 昇圧手段の1次側を断続して2次側に高圧出
力を得る高圧電源装置において、負荷電流または
負荷電圧を基準値と比較することにより1次側断
続手段を制御する手段と、前記基準値を所定周波
数にしたがつて変化させる手段を設けたことを特
徴とする高圧電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59230094A JPS61109462A (ja) | 1984-11-02 | 1984-11-02 | 高圧電源装置 |
| US06/792,254 US4731720A (en) | 1984-11-02 | 1985-10-28 | High-voltage power source apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59230094A JPS61109462A (ja) | 1984-11-02 | 1984-11-02 | 高圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61109462A JPS61109462A (ja) | 1986-05-27 |
| JPH0568942B2 true JPH0568942B2 (ja) | 1993-09-30 |
Family
ID=16902453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59230094A Granted JPS61109462A (ja) | 1984-11-02 | 1984-11-02 | 高圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61109462A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168129A (ja) * | 2003-12-01 | 2005-06-23 | Toyota Industries Corp | スイッチング電源回路 |
| JP4873035B2 (ja) * | 2009-03-27 | 2012-02-08 | 富士ゼロックス株式会社 | 定着装置及び画像形成装置 |
-
1984
- 1984-11-02 JP JP59230094A patent/JPS61109462A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61109462A (ja) | 1986-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943902A (en) | AC to DC power converter and method with integrated line current control for improving power factor | |
| US4816982A (en) | AC to DC power converter with integrated line current control for improving power factor | |
| US5644214A (en) | Power factor correction circuit | |
| US4449227A (en) | X-Ray apparatus | |
| US4763235A (en) | DC-DC converter | |
| JPH07303331A (ja) | 力率改善回路 | |
| EP0107313A1 (en) | Resonant current-driven power source | |
| US6310786B1 (en) | Switching power-supply circuit | |
| US7511972B2 (en) | DC-DC converter recycling leakage inductor losses via auxiliary DC regulator | |
| JP3390688B2 (ja) | 直流電源装置 | |
| JPH0568942B2 (ja) | ||
| JPH0951672A (ja) | 自励式の降圧型dc−dcコンバータ | |
| JP2515650B2 (ja) | 力率改善回路および力率改善回路を用いたスイッチング電源回路 | |
| JPH06141541A (ja) | 直列共振形コンバータの制御方法及び制御回路 | |
| JPH0993920A (ja) | 容量性負荷のための直流高電圧電源装置 | |
| JPS61109463A (ja) | 高圧電源装置 | |
| JP3693799B2 (ja) | 直流高電圧発生装置 | |
| JPS61109461A (ja) | 高圧電源装置 | |
| JP2719746B2 (ja) | X線電源の制御回路 | |
| JPH0626466B2 (ja) | 高圧電源装置 | |
| JPH019270Y2 (ja) | ||
| JP2982930B2 (ja) | Dc/dcコンバータ | |
| JPS6364151B2 (ja) | ||
| JPH0297227A (ja) | 電源装置 | |
| JP2723263B2 (ja) | 電源装置 |