JPH056899A - Ｍｅｓｆｅｔ及びその製造方法 - Google Patents
Ｍｅｓｆｅｔ及びその製造方法Info
- Publication number
- JPH056899A JPH056899A JP15797191A JP15797191A JPH056899A JP H056899 A JPH056899 A JP H056899A JP 15797191 A JP15797191 A JP 15797191A JP 15797191 A JP15797191 A JP 15797191A JP H056899 A JPH056899 A JP H056899A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- drain region
- insulating film
- source region
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 GaAsＦＥＴ等の金属ゲート下方部の、能動層
のソース側抵抗を低くする。 【構成】 ゲートメタル８の下方の能動層２の不純物濃
度を、ソース領域からドレイン領域への方向に対応して
異ならせる。この不純物濃度を異ならせるためには、傾
斜した厚さの絶縁膜を、予めマスクとして形成して後、
ｎ型あるいはＰ型の不純物をイオン注入させる。 【効果】 能動層の不純物濃度を、ソース側で高くした
ことによって、ソース抵抗を十分低減でき、高周波用の
ＦＥＴとしての性能を向上できる。
のソース側抵抗を低くする。 【構成】 ゲートメタル８の下方の能動層２の不純物濃
度を、ソース領域からドレイン領域への方向に対応して
異ならせる。この不純物濃度を異ならせるためには、傾
斜した厚さの絶縁膜を、予めマスクとして形成して後、
ｎ型あるいはＰ型の不純物をイオン注入させる。 【効果】 能動層の不純物濃度を、ソース側で高くした
ことによって、ソース抵抗を十分低減でき、高周波用の
ＦＥＴとしての性能を向上できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法，
特に超高周波用途で使用されるGaAs等のＭＥＳＦＥＴの
能動層の形成方法に関する。
特に超高周波用途で使用されるGaAs等のＭＥＳＦＥＴの
能動層の形成方法に関する。
【０００２】
【従来の技術】従来より超高周波用途の例えばGaAsＭＥ
ＳＦＥＴの能動層の形成方法は、雑音指数（ＮＦ）や利
得（Gain）等の高周波性能を向上する目的で、ソース抵
抗の低減やドレインコンダクタンスを改善するために、
図２に示すようにリセス構造や、 図３に示すようにイ
オン注入法によりソース側，ドレイン側に高濃度層を設
けたり、さらに 図４に示すように高濃度層をソース側
はゲートに近くドレイン側は遠ざけて設ける、オフセッ
ト構造を実現するようになされてきた。
ＳＦＥＴの能動層の形成方法は、雑音指数（ＮＦ）や利
得（Gain）等の高周波性能を向上する目的で、ソース抵
抗の低減やドレインコンダクタンスを改善するために、
図２に示すようにリセス構造や、 図３に示すようにイ
オン注入法によりソース側，ドレイン側に高濃度層を設
けたり、さらに 図４に示すように高濃度層をソース側
はゲートに近くドレイン側は遠ざけて設ける、オフセッ
ト構造を実現するようになされてきた。
【０００３】なお、図２〜図４において、Ａはソース電
極メタル、Ｄはドレイン電極So、ドレインオーミック電
極Doにて電気的接触されている。またＧＡはゲートメタ
ルであり、図２では、リセス領域Ｒの底部に設けられて
いる。さらに、図４でScはソース領域高濃度層、Dcはド
レイン領域高濃度層である。そしてゲートメタルＧは、
ソース領域Scとドレイン領域Dcとの間の能動層Ａ上で、
いわゆるショットキ接合を形成して設けられるものであ
る。
極メタル、Ｄはドレイン電極So、ドレインオーミック電
極Doにて電気的接触されている。またＧＡはゲートメタ
ルであり、図２では、リセス領域Ｒの底部に設けられて
いる。さらに、図４でScはソース領域高濃度層、Dcはド
レイン領域高濃度層である。そしてゲートメタルＧは、
ソース領域Scとドレイン領域Dcとの間の能動層Ａ上で、
いわゆるショットキ接合を形成して設けられるものであ
る。
【０００４】
【発明が解決しようとする課題】上記の従来の 〜 に
説明したGaAsＭＥＳＦＥＴの能動層の形成方法は、ゲー
ト近傍の能動層濃度，厚さを制御することで性能向上を
図る方法であるので、実際に最も重要なゲート直下の能
動層を制御することは難しく、性能向上を達成するには
限界があるという欠点があった。
説明したGaAsＭＥＳＦＥＴの能動層の形成方法は、ゲー
ト近傍の能動層濃度，厚さを制御することで性能向上を
図る方法であるので、実際に最も重要なゲート直下の能
動層を制御することは難しく、性能向上を達成するには
限界があるという欠点があった。
【０００５】
【課題を解決するための手段】本発明のＭＥＳＦＥＴは
ゲート下方の性能層の不純物を、ソース領域からドレイ
ン領域への方向に対応して異ならせたことを特徴とす
る。
ゲート下方の性能層の不純物を、ソース領域からドレイ
ン領域への方向に対応して異ならせたことを特徴とす
る。
【０００６】本発明の製造方法はゲート下方の性能層の
濃度及び厚さを制御するために、ソースからドレインへ
の方向に傾斜をもった厚さの酸化膜や窒化膜等の絶縁層
を形成する工程と、傾斜をもった絶縁膜を通してイオン
注入する工程と、イオン注入層をアニールすることで不
純物を活性化する工程とを含むことを特徴とする。
濃度及び厚さを制御するために、ソースからドレインへ
の方向に傾斜をもった厚さの酸化膜や窒化膜等の絶縁層
を形成する工程と、傾斜をもった絶縁膜を通してイオン
注入する工程と、イオン注入層をアニールすることで不
純物を活性化する工程とを含むことを特徴とする。
【０００７】
【作用】上記の構成によると傾斜をもつ絶縁膜を通して
イオン注入された不純物によりゲート直下の能動層を、
ソース側を高濃度にドレイン側を低濃度になるよう傾斜
をもった能動層とできるため、ソース側の抵抗を低くで
きる。
イオン注入された不純物によりゲート直下の能動層を、
ソース側を高濃度にドレイン側を低濃度になるよう傾斜
をもった能動層とできるため、ソース側の抵抗を低くで
きる。
【０００８】また、動作バイアスの印加時ゲート電極直
下のドレイン端での空乏層が広がり易くなるためソース
・ドレイン間電圧に対するドレイン電流の飽和特性がよ
くなり、ドレインコンダクタンスを改善することができ
る。
下のドレイン端での空乏層が広がり易くなるためソース
・ドレイン間電圧に対するドレイン電流の飽和特性がよ
くなり、ドレインコンダクタンスを改善することができ
る。
【０００９】
【実施例】図１（ａ）〜（ｆ）は本発明の第１の実施例
であるGaAsＭＥＳＦＥＴの工程順の断面図である。図１
（ａ）は半絶縁性GaAs基板１にｎ型ＦＥＴ能動層２を形
成後膜厚４０００オングストローム〜１００００オング
ストロームのSiO2やSi3N4等の絶縁膜３を形成する工
程，次に図１（ｂ）に示すようにＰＲつまりフォトレジ
スト４をマスクとして、後でゲートとなる絶縁膜３の領
域３ｇを膜厚１０００オングストローム〜３０００オン
グストロームまでエッチングして、凹部を形成する工程
と、次に図１（Ｃ）に示すように基板１を傾斜させ、シ
ラノールを含む溶液中にディップし引き上げ傾斜させた
状態でキュアし、前工程でエッチングした凹部に傾斜し
た厚さのシリカフィルム５を形成する工程と、次に図１
（ｄ）に示すようにシリカフィルム５と絶縁膜３とのエ
ッチング速度が適正になるような条件でドライエッチン
グを行い、ゲート領域となる凹部の絶縁膜を薄い側で０
〜数１００オングストローム，厚い側で５００オングス
トローム〜１０００オングストロームとなるように加工
する工程と、次に図１（ｅ）に示すようにソースとなる
領域とドレインとなる領域の絶縁膜３を除去し、その後
適正な加速エネルギーでSi+ をイオン注入することでソ
ース・ドレイン領域にｎ型高濃度層７をゲート領域に傾
斜濃度のｎ型不純物層６を形成し、その後アニールし注
入不純物を活性化する工程と、次に図１（ｆ）に示すよ
うにゲートメタル８を形成しソースドレインにオーミッ
ク電極９，１０、さらにオーミック電極上にソース，ド
レイン電極メタル１１，１２を形成する工程を示すもの
である。
であるGaAsＭＥＳＦＥＴの工程順の断面図である。図１
（ａ）は半絶縁性GaAs基板１にｎ型ＦＥＴ能動層２を形
成後膜厚４０００オングストローム〜１００００オング
ストロームのSiO2やSi3N4等の絶縁膜３を形成する工
程，次に図１（ｂ）に示すようにＰＲつまりフォトレジ
スト４をマスクとして、後でゲートとなる絶縁膜３の領
域３ｇを膜厚１０００オングストローム〜３０００オン
グストロームまでエッチングして、凹部を形成する工程
と、次に図１（Ｃ）に示すように基板１を傾斜させ、シ
ラノールを含む溶液中にディップし引き上げ傾斜させた
状態でキュアし、前工程でエッチングした凹部に傾斜し
た厚さのシリカフィルム５を形成する工程と、次に図１
（ｄ）に示すようにシリカフィルム５と絶縁膜３とのエ
ッチング速度が適正になるような条件でドライエッチン
グを行い、ゲート領域となる凹部の絶縁膜を薄い側で０
〜数１００オングストローム，厚い側で５００オングス
トローム〜１０００オングストロームとなるように加工
する工程と、次に図１（ｅ）に示すようにソースとなる
領域とドレインとなる領域の絶縁膜３を除去し、その後
適正な加速エネルギーでSi+ をイオン注入することでソ
ース・ドレイン領域にｎ型高濃度層７をゲート領域に傾
斜濃度のｎ型不純物層６を形成し、その後アニールし注
入不純物を活性化する工程と、次に図１（ｆ）に示すよ
うにゲートメタル８を形成しソースドレインにオーミッ
ク電極９，１０、さらにオーミック電極上にソース，ド
レイン電極メタル１１，１２を形成する工程を示すもの
である。
【００１０】上記本発明の製造方法を用いればゲート領
域直下の不純物濃度をソース側で高くドレイン側で低く
することが可能となりソース抵抗を低減しかつゲート電
極直下のドレイン端での空乏層の広がりを容易にし、ソ
ース、ドレイン間電圧に対するドレイン電流の飽和特性
が優れたドレインコンダクタンスの改善されたGaAsＭＥ
ＳＦＥＴを製造することができる。
域直下の不純物濃度をソース側で高くドレイン側で低く
することが可能となりソース抵抗を低減しかつゲート電
極直下のドレイン端での空乏層の広がりを容易にし、ソ
ース、ドレイン間電圧に対するドレイン電流の飽和特性
が優れたドレインコンダクタンスの改善されたGaAsＭＥ
ＳＦＥＴを製造することができる。
【００１１】つぎに、第２実施例として図１（ｃ）〜
（ｄ）に示す工程において、第１実施例とは逆にソース
側が厚くドレイン側が薄くなるように絶縁膜を加工する
工程と、図１（ｅ）に示す工程において、第１実施例で
はｎ型不純物となるSi+ をイオン注入したが、第２実施
例ではＰ型不純物となるBe+ をイオン注入する工程と、
その後は第１実施例と同様にＭＥＳＦＥＴを形成する工
程とからなる。第２実施例によれば、Be+ のイオン注入
条件を適正にすることで、ソース側の能動層の不純物濃
度を低減することなくドレイン側の能動層を低くするこ
とができ、第１実施例と同様の効果を得ることができ
る。
（ｄ）に示す工程において、第１実施例とは逆にソース
側が厚くドレイン側が薄くなるように絶縁膜を加工する
工程と、図１（ｅ）に示す工程において、第１実施例で
はｎ型不純物となるSi+ をイオン注入したが、第２実施
例ではＰ型不純物となるBe+ をイオン注入する工程と、
その後は第１実施例と同様にＭＥＳＦＥＴを形成する工
程とからなる。第２実施例によれば、Be+ のイオン注入
条件を適正にすることで、ソース側の能動層の不純物濃
度を低減することなくドレイン側の能動層を低くするこ
とができ、第１実施例と同様の効果を得ることができ
る。
【００１２】さらに、第３の実施例として、絶縁膜３に
能動層２に達する窓部を形成し、この窓部に前記第１の
実施例と同様に厚さの傾斜したシリカフィルムを形成
し、このシリカフィルムを介してＰ型またはＮ型不純物
をイオン注入するようにしてもよい。
能動層２に達する窓部を形成し、この窓部に前記第１の
実施例と同様に厚さの傾斜したシリカフィルムを形成
し、このシリカフィルムを介してＰ型またはＮ型不純物
をイオン注入するようにしてもよい。
【００１３】さらにまた、第４の実施例として、薄い絶
縁膜と傾斜状のシリカフィルムの積層膜を介してＰ型ま
たはｎ型不純物をイオン注入するようにしてもよい。
縁膜と傾斜状のシリカフィルムの積層膜を介してＰ型ま
たはｎ型不純物をイオン注入するようにしてもよい。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法を用いることで従来の製造方法では困難で
あった微細なゲート直下の能動層の不純物濃度をソース
側で高くドレイン側で低くすることが可能となりソース
抵抗を低減しつつゲート電極直下のドレイン端での空乏
層の広がりが容易になり、ソース・ドレイン間電圧に対
するドレイン電流の飽和特性がおくなりドレインコンダ
クタンスの改善が出来き、さらにゲート・ドレイン耐圧
の向上も図れる効果がある。従って高周波用途で使用さ
れるん性能の優れたGaAsＭＥＳＦＥＴの提供が可能にな
る。
置の製造方法を用いることで従来の製造方法では困難で
あった微細なゲート直下の能動層の不純物濃度をソース
側で高くドレイン側で低くすることが可能となりソース
抵抗を低減しつつゲート電極直下のドレイン端での空乏
層の広がりが容易になり、ソース・ドレイン間電圧に対
するドレイン電流の飽和特性がおくなりドレインコンダ
クタンスの改善が出来き、さらにゲート・ドレイン耐圧
の向上も図れる効果がある。従って高周波用途で使用さ
れるん性能の優れたGaAsＭＥＳＦＥＴの提供が可能にな
る。
【図１】 本発明の第１の実施例を示すGaAs
【図２】 従来のMaAaＭＥＳＦＥＴの構造を示す断面図
【図３】 従来のMaAaＭＥＳＦＥＴの構造を示す断面図
【図４】 従来のMaAaＭＥＳＦＥＴの構造を示す断面図
１ 半絶縁性GaAs基板
２ ＦＥＴ能動層
３ 絶縁膜
４ ＰＲフォトレジスト
５ シリカフィルム
６ 傾斜不純物層
７ 高濃度層
８ ゲートメタル
９ ソースオーミック電極
１０ ドレインオーミック電極
１１ ソース電極メタル
１２ ドレイン電極メタル
Claims (4)
- 【請求項１】化合物半導体基板上に、ＦＥＴ能動層を形
成し、さらにソース領域とドレイン領域とを形成し、上
記ソース領域とドレイン領域との間のＦＥＴ能動層上
に、ショトキ接合を形成する金属ゲートを設けるＭＥＳ
ＦＥＴにおいて、上記金属ゲートの下方部のＦＥＴ能動
層の不純物濃度を、ソース領域からドレイン領域への方
向に対応して異ならせたことを特徴とするＭＥＳＦＥ
Ｔ。 - 【請求項２】化合物半導体基板上に、ＦＥＴ能動層を形
成し、さらにソース領域とドレイン領域とを形成し、上
記ソース領域とドレイン領域との間のＦＥＴ能動層上
に、ショトキ接合を形成する金属ゲートを設けるＭＥＳ
ＦＥＴの製造工程において、金属ゲートの下方部のＦＥ
Ｔ能動層上に、ソース領域からドレイン領域への方向に
傾斜した厚さの絶縁膜を予めマスクとして形成して後、
ｎ型あるいはＰ型の不純物を、上記絶縁膜を介してイオ
ン注入することにより、金属ゲートの下方部のＦＥＴ能
動層の不純物濃度を、ソース領域からドレイン領域への
方向に対応して異ならせることを特徴とするＭＥＳＦＥ
Ｔの製造方法。 - 【請求項３】化合物半導体基板上に、ＦＥＴ能動層を形
成し、さらにソース領域とドレイン領域とを形成し、上
記ソース領域とドレイン領域との間のＦＥＴ能動層上
に、ショトキ接合を形成する金属ゲートを設けるＭＥＳ
ＦＥＴの製造工程において、金属ゲートの下方部のＦＥ
Ｔ能動層上に、ソース領域からドレイン領域への方向に
傾斜した厚さの絶縁膜を予めマスクとして形成して後、
ｎ型あるいはＰ型の不純物を、上記絶縁膜を介してイオ
ン注入することにより、金属ゲートの下方部のＦＥＴ能
動層の不純物濃度を、ソース領域からドレイン領域への
方向に対応して異ならせる製造方法について、上記絶縁
膜をソース領域からドレイン領域への方向に傾斜した厚
さとするための手段として、ＦＥＴ能動層上に均一な厚
さの絶縁層を形成する工程と、この絶縁層の金属ゲート
形成予定部分となる領域のみをエッチングして凹部を形
成する工程と、前記絶縁膜の凹部にシラノール溶液を供
給し、化合物半導体基板を傾斜させた状態で上記凹部に
供給したシラノール溶液を固化して傾斜状のシリカフィ
ルムを形成する工程と、前記傾斜状のシリカフィルムを
介して絶縁膜をドライエッチングして傾斜状の絶縁膜を
形成する工程とを含むことを特徴とするＭＥＳＦＥＴの
製造方法。 - 【請求項４】化合物半導体基板上に、ＦＥＴ能動層を形
成し、さらにソース領域とドレイン領域とを形成し、上
記ソース領域とドレイン領域との間のＦＥＴ能動層上
に、ショトキ接合を形成する金属ゲートを設けるＭＥＳ
ＦＥＴの製造工程において、金属ゲートの下方部のＦＥ
Ｔ能動層上に、ソース領域からドレイン領域への方向に
傾斜した厚さの絶縁膜を予めマスクとして形成して後、
ｎ型あるいはＰ型の不純物を、上記絶縁膜を介してイオ
ン注入することにより、金属ゲートの下方部のＦＥＴ能
動層の不純物濃度を、ソース領域からドレイン領域への
方向に対応して異ならせる製造方法について、上記絶縁
膜をソース領域からドレイン領域への方向に傾斜した厚
さとするための手段として、均一な厚さの絶縁膜の金属
ゲートの形成予定部分のみにエッチングによってＦＥＴ
能動層にまで及び窓を形成させた化合物半導体基板を傾
斜配置させておき、上記窓にシラノール溶液を溜めてお
きキャアして、絶縁膜としてのシリカフィルムを設ける
ことを特徴とするＭＥＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15797191A JPH056899A (ja) | 1991-06-28 | 1991-06-28 | Ｍｅｓｆｅｔ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15797191A JPH056899A (ja) | 1991-06-28 | 1991-06-28 | Ｍｅｓｆｅｔ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056899A true JPH056899A (ja) | 1993-01-14 |
Family
ID=15661439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15797191A Pending JPH056899A (ja) | 1991-06-28 | 1991-06-28 | Ｍｅｓｆｅｔ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056899A (ja) |
-
1991
- 1991-06-28 JP JP15797191A patent/JPH056899A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63263770A (ja) | ＧａＡｓ ＭＥＳＦＥＴ及びその製造方法 | |
| EP0725432A2 (en) | Refractory gate heterostructure field effect transistor and method | |
| US5877047A (en) | Lateral gate, vertical drift region transistor | |
| JPH05299441A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07273129A (ja) | ショットキーゲート型電界効果トランジスタおよびその製造方法 | |
| JPH056899A (ja) | Ｍｅｓｆｅｔ及びその製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3018885B2 (ja) | 半導体装置の製造方法 | |
| JPH0523497B2 (ja) | ||
| JPH0883814A (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3073685B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| JPH0992660A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH08203930A (ja) | 半導体装置およびその製造方法 | |
| JPH11111731A (ja) | 半導体装置 | |
| JPH08288307A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JPH0472635A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH043944A (ja) | 電界効果トランジスタ |