JPH0828629B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0828629B2 JPH0828629B2 JP62218885A JP21888587A JPH0828629B2 JP H0828629 B2 JPH0828629 B2 JP H0828629B2 JP 62218885 A JP62218885 A JP 62218885A JP 21888587 A JP21888587 A JP 21888587A JP H0828629 B2 JPH0828629 B2 JP H0828629B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- constant current
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオカメラにおけるホワイトバランス
用信号処理などに用いられる差動増幅器に関するもので
ある。
用信号処理などに用いられる差動増幅器に関するもので
ある。
第４図はビデオカメラのホワイトバランス用信号処理
に用いられる色温度検出回路の従来例を示し、図におい
て１は測光回路で１対の対数増幅器2,3を有し、一方の
対数増幅器２は赤色光に反応するホトダイオード４より
発生する測光電流IL1を、また他方の対数増幅器３は青
色光に反応するホトダイオード５より発生する測光電流
IL2をそれぞれ対数圧縮し電圧V1，V2に変換して出力す
るように構成されている。６は上記測光回路１の２つの
出力電圧V1，V2の差分を増幅して出力する差動増幅器
で、抵抗R1，R2、オペアンプ７などからなり、抵抗R1，
R2によりゲインを設定するように構成されており、その
出力電圧V0は色温度情報として利用される。
に用いられる色温度検出回路の従来例を示し、図におい
て１は測光回路で１対の対数増幅器2,3を有し、一方の
対数増幅器２は赤色光に反応するホトダイオード４より
発生する測光電流IL1を、また他方の対数増幅器３は青
色光に反応するホトダイオード５より発生する測光電流
IL2をそれぞれ対数圧縮し電圧V1，V2に変換して出力す
るように構成されている。６は上記測光回路１の２つの
出力電圧V1，V2の差分を増幅して出力する差動増幅器
で、抵抗R1，R2、オペアンプ７などからなり、抵抗R1，
R2によりゲインを設定するように構成されており、その
出力電圧V0は色温度情報として利用される。
上記のように構成された従来の差動増幅器６では、出
力電圧V0として、 V0＝Vr2＋（V2−V1）×R2／R1 …（１） が得られる。ただしVr2は基準電圧である。
力電圧V0として、 V0＝Vr2＋（V2−V1）×R2／R1 …（１） が得られる。ただしVr2は基準電圧である。
ところで、測光回路１の２つの出力電圧V1，V2はVr1
を基準電圧として、 ただし、 VD1：ダイオードD1の電圧降下分 VD2：ダイオードD2の電圧降下分 K:ボルツマン定数 T:絶対温度 q:電子の電荷量 ISD1：ダイオードD1の順方向飽和電流 ISD2：ダイオードD2の順方向飽和電流 となり、これより であるから、（４）式を（１）式に代入すると、 となる。（５）式から明らかなように、出力電圧V0には
絶対温度Ｔに比例する部分が生じる。そこで、従来の差
動増幅器６ではゲインを決める抵抗R1，R2のうち一方の
抵抗R1に絶対温度Ｔに比例する温度係数を持たせるなど
の手段を講じて、出力電圧V0の絶対温度比例分を打ち消
すことが行われている。
を基準電圧として、 ただし、 VD1：ダイオードD1の電圧降下分 VD2：ダイオードD2の電圧降下分 K:ボルツマン定数 T:絶対温度 q:電子の電荷量 ISD1：ダイオードD1の順方向飽和電流 ISD2：ダイオードD2の順方向飽和電流 となり、これより であるから、（４）式を（１）式に代入すると、 となる。（５）式から明らかなように、出力電圧V0には
絶対温度Ｔに比例する部分が生じる。そこで、従来の差
動増幅器６ではゲインを決める抵抗R1，R2のうち一方の
抵抗R1に絶対温度Ｔに比例する温度係数を持たせるなど
の手段を講じて、出力電圧V0の絶対温度比例分を打ち消
すことが行われている。
従来の差動増幅器は上記のように絶対温度に比例する
温度係数を持つ特別な抵抗を使用することにより、出力
電圧の温度依存性を打ち消す必要があり、コストの増大
を招くばかりかIC化を阻害し、さらに上記の特別な抵抗
の配置の如何によっては、かえって出力電圧に誤差を生
じさせる原因になるなどの問題点があった。
温度係数を持つ特別な抵抗を使用することにより、出力
電圧の温度依存性を打ち消す必要があり、コストの増大
を招くばかりかIC化を阻害し、さらに上記の特別な抵抗
の配置の如何によっては、かえって出力電圧に誤差を生
じさせる原因になるなどの問題点があった。
この発明は、このような問題点を解消するためになさ
れたもので、特別な部品を用いることなく出力電圧の温
度依存性を打ち消すことができ、IC化も容易な差動増幅
器を得ることを目的とするものである。
れたもので、特別な部品を用いることなく出力電圧の温
度依存性を打ち消すことができ、IC化も容易な差動増幅
器を得ることを目的とするものである。
この発明に係る差動増幅器は、各々の第１の電極間に
抵抗を接続した第1,第２のトランジスタの各々のエミッ
タにつき、前記第１の電極のそれぞれに第１の定電流源
を接続し、それらのトランジスタの各々の制御電極間に
入力電圧を印加するようにした前段差動増幅部と、第3,
第４のトランジスタのそれぞれの第１の電極に第２の定
電流源を共通接続し、それらのトランジスタの各々の第
２の電極間から出力電圧を得るようにした後段差動増幅
部と、前記第1,第２のトランジスタの第２の電極側に流
れる電流比と同じ信号比をなす２入力信号を前記第3,第
４のトランジスタの各々の制御電極に振り分けて伝える
電流比伝達部とを設けるとともに、前記第1,第２の定電
流源を、これらの電流比が前記入力電圧と逆の温度特性
を持つように構成し、しかも、前記抵抗は前記第1,第２
のトランジスタの前記第１の電極に固有の内部抵抗より
も十分に大きくしたものである。
抵抗を接続した第1,第２のトランジスタの各々のエミッ
タにつき、前記第１の電極のそれぞれに第１の定電流源
を接続し、それらのトランジスタの各々の制御電極間に
入力電圧を印加するようにした前段差動増幅部と、第3,
第４のトランジスタのそれぞれの第１の電極に第２の定
電流源を共通接続し、それらのトランジスタの各々の第
２の電極間から出力電圧を得るようにした後段差動増幅
部と、前記第1,第２のトランジスタの第２の電極側に流
れる電流比と同じ信号比をなす２入力信号を前記第3,第
４のトランジスタの各々の制御電極に振り分けて伝える
電流比伝達部とを設けるとともに、前記第1,第２の定電
流源を、これらの電流比が前記入力電圧と逆の温度特性
を持つように構成し、しかも、前記抵抗は前記第1,第２
のトランジスタの前記第１の電極に固有の内部抵抗より
も十分に大きくしたものである。
この発明においては、第１の定電流源と第２の定電流
源の電流比が差動増幅器のゲインを決めるパラメータと
なり、しかもその電流比が入力電圧と逆の温度特性を持
つように設定されるため、差動増幅器からは温度に依存
しない出力電圧が得られる。
源の電流比が差動増幅器のゲインを決めるパラメータと
なり、しかもその電流比が入力電圧と逆の温度特性を持
つように設定されるため、差動増幅器からは温度に依存
しない出力電圧が得られる。
第１図はこの発明による差動増幅器の一実施例を示す
回路図である。図において８は前段差動増幅部で、第1,
第２のNPNトランジスタQ1，Q2と、これらトランジスタQ
1，Q2の各々のエミッタに接続された第１の定電流源9a,
9bと、トランジスタQ1，Q2の各々のエミッタ間に接続さ
れた抵抗R1とを有し、トランジスタQ1，Q2の各々のベー
スに接続された入力端子10a,10bより入力電圧V1，V2を
印加するように構成されている。
回路図である。図において８は前段差動増幅部で、第1,
第２のNPNトランジスタQ1，Q2と、これらトランジスタQ
1，Q2の各々のエミッタに接続された第１の定電流源9a,
9bと、トランジスタQ1，Q2の各々のエミッタ間に接続さ
れた抵抗R1とを有し、トランジスタQ1，Q2の各々のベー
スに接続された入力端子10a,10bより入力電圧V1，V2を
印加するように構成されている。
11は後段差動増幅部で、互いのエミッタ同士が接続さ
れ各々のベースを入力部とする第3,第４のNPNトランジ
スタQ3，Q4と、これらトランジスタQ3，Q4のエミッタに
共通接続された第２の定電流源12とを有し、各トランジ
スタQ3，Q4のコレクタはそれぞれ抵抗R2，R2を介して電
源電圧端子13に接続され、これらトランジスタQ3，Q4の
コレクタに接続された出力端子14a,14bより出力電圧
V01，V02を取り出すように構成されている。
れ各々のベースを入力部とする第3,第４のNPNトランジ
スタQ3，Q4と、これらトランジスタQ3，Q4のエミッタに
共通接続された第２の定電流源12とを有し、各トランジ
スタQ3，Q4のコレクタはそれぞれ抵抗R2，R2を介して電
源電圧端子13に接続され、これらトランジスタQ3，Q4の
コレクタに接続された出力端子14a,14bより出力電圧
V01，V02を取り出すように構成されている。
15は前段差動増幅部８の第1,第２のトランジスタQ1，
Q2のコレクタ電流に応じてこれらに対応する後段差動増
幅部11の第3,第４のトランジスタQ3，Q4の各ベースに入
力信号を伝える電流比伝達部で、コレクタが電源端子13
に、エミッタが第１のトランジスタQ1のコレクタと第３
のトランジスタQ3のベースとにそれぞれ接続された第５
のNPNトランジスタQ5と、同じくコレクタが電源電圧端
子13に、エミッタが第２のトランジスタQ2のコレクタと
第４のトランジスタQ4のベースとにそれぞれ接続された
第６のNPNトランジスタQ6と、第5,第６のトランジスタQ
5，Q6のベースにこれらをオン動作させるベース電圧VB
を印加する電源16とを有し、第1,第２のトランジスタ
Q1，Q2の電流比と同じ信号比の２入力を第3,第４のトラ
ンジスタQ3，Q4の各ベースに与えて、後段差動増幅部11
における第２の定電流源12の定電流I2を、上記電流比で
第３のトランジスタQ3と第４のトランジスタQ4に振り分
けて流すように構成されている。そして、上記した第１
の定電流源9a,9bおよび第２の定電流源12は、後述する
ように、これらの定電流I1およびI2の電流比I2／I1が絶
対温度Ｔに反比例するように組まれている。
Q2のコレクタ電流に応じてこれらに対応する後段差動増
幅部11の第3,第４のトランジスタQ3，Q4の各ベースに入
力信号を伝える電流比伝達部で、コレクタが電源端子13
に、エミッタが第１のトランジスタQ1のコレクタと第３
のトランジスタQ3のベースとにそれぞれ接続された第５
のNPNトランジスタQ5と、同じくコレクタが電源電圧端
子13に、エミッタが第２のトランジスタQ2のコレクタと
第４のトランジスタQ4のベースとにそれぞれ接続された
第６のNPNトランジスタQ6と、第5,第６のトランジスタQ
5，Q6のベースにこれらをオン動作させるベース電圧VB
を印加する電源16とを有し、第1,第２のトランジスタ
Q1，Q2の電流比と同じ信号比の２入力を第3,第４のトラ
ンジスタQ3，Q4の各ベースに与えて、後段差動増幅部11
における第２の定電流源12の定電流I2を、上記電流比で
第３のトランジスタQ3と第４のトランジスタQ4に振り分
けて流すように構成されている。そして、上記した第１
の定電流源9a,9bおよび第２の定電流源12は、後述する
ように、これらの定電流I1およびI2の電流比I2／I1が絶
対温度Ｔに反比例するように組まれている。
第２図は第１図の実施例における第１の定電流源9a,9
bおよび第２の定電流源12の具体例を示す回路である。
ただし、図示の便宜上、第１の定電流源9a,9bのうちの
一方に相当する出力電流I1のみを示しているが、他方も
同様である。この第１の定電流源9a,9bはエミッタ面積
比を1:nとしたトランジスタQ7，Q8で構成されるカレン
トミラー、トランジスタQ9と他のトランジスタQ10〜Q13
の間で構成されるカレントミラーなどからなる。また第
２の定電流源12はトランジスタQ15と他のトランジスタQ
16，Q17の間で構成されるカレントミラー、定電流Ｉを
流す定電流源17、この定電流源17に直列接続されたトラ
ンジスタQ18などからなる。
bおよび第２の定電流源12の具体例を示す回路である。
ただし、図示の便宜上、第１の定電流源9a,9bのうちの
一方に相当する出力電流I1のみを示しているが、他方も
同様である。この第１の定電流源9a,9bはエミッタ面積
比を1:nとしたトランジスタQ7，Q8で構成されるカレン
トミラー、トランジスタQ9と他のトランジスタQ10〜Q13
の間で構成されるカレントミラーなどからなる。また第
２の定電流源12はトランジスタQ15と他のトランジスタQ
16，Q17の間で構成されるカレントミラー、定電流Ｉを
流す定電流源17、この定電流源17に直列接続されたトラ
ンジスタQ18などからなる。
次に、上記差動増幅器の動作を説明する。
第１図において、入力端子10a,10b間に入力電圧Vin＝
V1−V2が入力されたときの各部の電流をIA〜IEとし、ト
ランジスタQ1，Q2のエミッタ抵抗すなわちエミッタに固
有の内部抵抗に対し抵抗R1が十分大きいものと仮定する
と、 Vin＝R1IE …（６） IA＋IB＝2I1 …（７） IE＋IB＝I1 …（８） が成り立つ。IA／IB＝ｇとして、これを（７）式に代入
すると、 となる。（９）式を（８）式に代入すると となり、これから が成り立つ。そこで（11）式を（６）式に代入すると となる。
V1−V2が入力されたときの各部の電流をIA〜IEとし、ト
ランジスタQ1，Q2のエミッタ抵抗すなわちエミッタに固
有の内部抵抗に対し抵抗R1が十分大きいものと仮定する
と、 Vin＝R1IE …（６） IA＋IB＝2I1 …（７） IE＋IB＝I1 …（８） が成り立つ。IA／IB＝ｇとして、これを（７）式に代入
すると、 となる。（９）式を（８）式に代入すると となり、これから が成り立つ。そこで（11）式を（６）式に代入すると となる。
つぎに、トランジスタQ5，Q6のベース・エミッタ間電
圧をVBE5，VBE6とすると、トランジスタQ3，Q4のベース
電位VB3，VB4はそれぞれ ただし、 IS1：トランジスタQ5，Q6の飽和電流となり、これよ
り が成り立つ。一方、 VB3−VBE3＝VB4−VBE4 …（16） が成り立つので、これより ただし、 IS2：トランジスタQ3，Q4の飽和電流となる。（17）式
より が成り立ち、IA／IB＝ｇであることを考慮すると、この
（18）式と（15）式から となる。入力電圧Vin＝０のときにはIC＝ID＝I2/2であ
り、このとき出力端子14a,14bの出力電圧V01，V02は等
しい。そこで、入力電圧Vin＝０のときを基準にして、
出力電圧V01の変化分v01を求めると、 となり、また IC＋ID＝I2 …（21） であるから、（19）式と（21）式から が得られ、（22）式を（20）式に代入すると が成り立つ。入力電圧Vin＝０のときを基準にして、出
力電圧V01の変化分v01と出力電圧V02の変化分v02は同量
で逆位相の関係にあるから、結局、出力端子14a,14b間
より得られる出力電圧Vout＝V01−V02は となる。したがって、この差動増幅器のゲインＧは（1
2），（24）式より、 となる。すなわち、この差動増幅器では、定電流I1，I2
の電流比I2／I1分を含むゲインＧで入力電圧vinが増幅
され出力電圧voutとして取り出される。
圧をVBE5，VBE6とすると、トランジスタQ3，Q4のベース
電位VB3，VB4はそれぞれ ただし、 IS1：トランジスタQ5，Q6の飽和電流となり、これよ
り が成り立つ。一方、 VB3−VBE3＝VB4−VBE4 …（16） が成り立つので、これより ただし、 IS2：トランジスタQ3，Q4の飽和電流となる。（17）式
より が成り立ち、IA／IB＝ｇであることを考慮すると、この
（18）式と（15）式から となる。入力電圧Vin＝０のときにはIC＝ID＝I2/2であ
り、このとき出力端子14a,14bの出力電圧V01，V02は等
しい。そこで、入力電圧Vin＝０のときを基準にして、
出力電圧V01の変化分v01を求めると、 となり、また IC＋ID＝I2 …（21） であるから、（19）式と（21）式から が得られ、（22）式を（20）式に代入すると が成り立つ。入力電圧Vin＝０のときを基準にして、出
力電圧V01の変化分v01と出力電圧V02の変化分v02は同量
で逆位相の関係にあるから、結局、出力端子14a,14b間
より得られる出力電圧Vout＝V01−V02は となる。したがって、この差動増幅器のゲインＧは（1
2），（24）式より、 となる。すなわち、この差動増幅器では、定電流I1，I2
の電流比I2／I1分を含むゲインＧで入力電圧vinが増幅
され出力電圧voutとして取り出される。
一方、第２図に示すように第１の定電流源9a,9bで
は、各抵抗Ｒの温度特性が無視できるものとすると、ト
ランジスタQ10，Q11によって構成されるカレントミラー
と、エミッタ面積比を1:nとしたトランジスタQ7，Q8に
よって構成されるカレントミラーとにより、 のような絶対温度Ｔに比例する定電流I1が得られる。
は、各抵抗Ｒの温度特性が無視できるものとすると、ト
ランジスタQ10，Q11によって構成されるカレントミラー
と、エミッタ面積比を1:nとしたトランジスタQ7，Q8に
よって構成されるカレントミラーとにより、 のような絶対温度Ｔに比例する定電流I1が得られる。
また第２の定電流源12では、定電流源17よりトランジ
スタQ18に流れる電流によって、そのトランジスタQ18に
一定のベース・エミッタ間電圧VBE18が生じ、これに基
づき抵抗R4に定電流I3が流れる。
スタQ18に流れる電流によって、そのトランジスタQ18に
一定のベース・エミッタ間電圧VBE18が生じ、これに基
づき抵抗R4に定電流I3が流れる。
ところで、トランジスタQ18のベース・エミッタ間電
圧VBE18は負の温度特性つまり絶対温度Ｔに反比例する
温度係数を持つので、定電流I3もまた負の温度特性を持
つことになる。そして、第２の定電流源12では、上記し
た定電流I3と第１の定電流源9a,9bからの定電流I1の和
として定電流I2を得ているので、定電流I1の正の温度特
性と定電流I3の負の温度特性とが相殺されて、温度依存
性を実質的に持たない定電流I2が取り出される。
圧VBE18は負の温度特性つまり絶対温度Ｔに反比例する
温度係数を持つので、定電流I3もまた負の温度特性を持
つことになる。そして、第２の定電流源12では、上記し
た定電流I3と第１の定電流源9a,9bからの定電流I1の和
として定電流I2を得ているので、定電流I1の正の温度特
性と定電流I3の負の温度特性とが相殺されて、温度依存
性を実質的に持たない定電流I2が取り出される。
以上のことから、上記した電流比I2／I1は絶対温度に
反比例した負の温度特性を持つことになる。したがっ
て、第１図に示す差動増幅器では、正の温度特性を持つ
入力電圧vinが入力されるとき、その温度特性が、ゲイ
ンＧが持つ負の温度特性で打ち消されることになり、実
質的に温度依存性のない出力電圧Voutが得られることに
なる。
反比例した負の温度特性を持つことになる。したがっ
て、第１図に示す差動増幅器では、正の温度特性を持つ
入力電圧vinが入力されるとき、その温度特性が、ゲイ
ンＧが持つ負の温度特性で打ち消されることになり、実
質的に温度依存性のない出力電圧Voutが得られることに
なる。
第３図は後段差動増幅部11の出力段を別の構成とした
他の実施例を示す回路図であって、第１図に示す実施例
における抵抗R2，R2に替えて、第３のトランジスタQ3と
電源端子13の間にトランジスタQ20を介挿し、このトラ
ンジスタQ20と別のトランジスタQ21とでカレントミラー
を構成する一方、第４のトランジスタQ4と電源端子13の
間にもトランジスタQ22を介挿し、このトランジスタQ22
と別のトランジスタQ23とでカレントミラーを構成し
て、第３のトランジスタQ3を流れる電流ICと等しい電流
をトランジスタQ21に流し、また第４のトランジスタQ4
を流れる電流IDと等しい電流をトランジスタQ23に流す
ように構成されている。そして、別の１対のトランジス
タQ24，Q25で構成されるカレントミラーの一方のトラン
ジスタQ24とトランジスタQ21とを、また他方のトランジ
スタQ25とトランジスタQ23とをそれぞれ直列に接続し、
トランジスタQ23トランジスタQ25の接続点に、バイアス
電源18と抵抗R5の直列回路および出力端子19を接続し、
この出力端子19より第3,第４のトランジスタQ3，Q4の電
流IC，IDの差分に相当する出力電圧を得るように構成さ
れている。そのほかの構成は先の実施例と同様であるの
で説明は省略する。
他の実施例を示す回路図であって、第１図に示す実施例
における抵抗R2，R2に替えて、第３のトランジスタQ3と
電源端子13の間にトランジスタQ20を介挿し、このトラ
ンジスタQ20と別のトランジスタQ21とでカレントミラー
を構成する一方、第４のトランジスタQ4と電源端子13の
間にもトランジスタQ22を介挿し、このトランジスタQ22
と別のトランジスタQ23とでカレントミラーを構成し
て、第３のトランジスタQ3を流れる電流ICと等しい電流
をトランジスタQ21に流し、また第４のトランジスタQ4
を流れる電流IDと等しい電流をトランジスタQ23に流す
ように構成されている。そして、別の１対のトランジス
タQ24，Q25で構成されるカレントミラーの一方のトラン
ジスタQ24とトランジスタQ21とを、また他方のトランジ
スタQ25とトランジスタQ23とをそれぞれ直列に接続し、
トランジスタQ23トランジスタQ25の接続点に、バイアス
電源18と抵抗R5の直列回路および出力端子19を接続し、
この出力端子19より第3,第４のトランジスタQ3，Q4の電
流IC，IDの差分に相当する出力電圧を得るように構成さ
れている。そのほかの構成は先の実施例と同様であるの
で説明は省略する。
この実施例の差動増幅器では、上記したように第３の
トランジスタQ3に流れる電流ICと等しい電流がトランジ
スタQ21に、また第４のトランジスタQ4に流れ電流IDと
等しい電流がトランジスタQ23に流れる一方、トランジ
スタQ24，Q25の間では常に互いに等しい電流が流れるた
め、IC＜IDの場合にはICに対する増分ΔIDが抵抗R5を通
してバイアス電源18に流れ、出力端子19にはバイアス電
源18の電源電圧Vr3を基準電圧として、出力電圧 Vout＝Vr3＋ΔID×R5 …（27） が取り出される。またIC＞IDの場合には、ICに対するID
の不足分（−ΔID）がバイアス電源18より抵抗R5を通じ
てトランジスタQ25に流れるため、出力端子19には出力
電圧Voutとして Vout＝Vr3−ΔID×R5 …（28） が取り出され、入力電圧vin＝０のとき出力電圧voutはV
r3となる。このため、電圧Vr3を調整することにより、
出力電圧Voutの無信号時電圧を自由に設定することがで
きる。また、その温度特性については第１図の回路と同
様である。
トランジスタQ3に流れる電流ICと等しい電流がトランジ
スタQ21に、また第４のトランジスタQ4に流れ電流IDと
等しい電流がトランジスタQ23に流れる一方、トランジ
スタQ24，Q25の間では常に互いに等しい電流が流れるた
め、IC＜IDの場合にはICに対する増分ΔIDが抵抗R5を通
してバイアス電源18に流れ、出力端子19にはバイアス電
源18の電源電圧Vr3を基準電圧として、出力電圧 Vout＝Vr3＋ΔID×R5 …（27） が取り出される。またIC＞IDの場合には、ICに対するID
の不足分（−ΔID）がバイアス電源18より抵抗R5を通じ
てトランジスタQ25に流れるため、出力端子19には出力
電圧Voutとして Vout＝Vr3−ΔID×R5 …（28） が取り出され、入力電圧vin＝０のとき出力電圧voutはV
r3となる。このため、電圧Vr3を調整することにより、
出力電圧Voutの無信号時電圧を自由に設定することがで
きる。また、その温度特性については第１図の回路と同
様である。
なお、上記実施例では、ゲインＧのパラメータとなる
電流比I2／I1が負の温度特性を持つように第1,第２の定
電流源9a,9b,12を構成して、正の温度特性を持つ入力電
圧Vinに対し、温度依存性のない出力電圧voutを得る場
合について説明したが、これに限らず、例えば入力電圧
vinの温度特性が負の場合には逆に電流比I2／I1が正の
温度特性を持つように、入力電圧vinの温度特性に応じ
て第1,第２の電位流源9a,9b,12の特性を設定することに
より、種々の温度特性を持つ入力電圧Vinに対応しうる
ことは勿論である。
電流比I2／I1が負の温度特性を持つように第1,第２の定
電流源9a,9b,12を構成して、正の温度特性を持つ入力電
圧Vinに対し、温度依存性のない出力電圧voutを得る場
合について説明したが、これに限らず、例えば入力電圧
vinの温度特性が負の場合には逆に電流比I2／I1が正の
温度特性を持つように、入力電圧vinの温度特性に応じ
て第1,第２の電位流源9a,9b,12の特性を設定することに
より、種々の温度特性を持つ入力電圧Vinに対応しうる
ことは勿論である。
以上のようにこの発明によれば、差動増幅器のゲイン
を決めるパラメータとなる第1,第２の定電流源の電流比
が入力電圧と逆の温度特性を持つように構成したので、
特別な部品を用いることなく出力電圧の温度依存性を打
ち消すことができ、IC化も容易になるなどの効果が得ら
れる。
を決めるパラメータとなる第1,第２の定電流源の電流比
が入力電圧と逆の温度特性を持つように構成したので、
特別な部品を用いることなく出力電圧の温度依存性を打
ち消すことができ、IC化も容易になるなどの効果が得ら
れる。
第１図はこの発明による差動増幅器の一実施例を示す回
路図、第２図はその差動増幅器の定電流源の具体的構成
を示す回路図、第３図はこの発明による差動増幅器の他
の実施例を示す回路図、第４図は従来の差動増幅器を示
す回路図である。 図において、８は前段差動増幅部、9a,9bは第１の定電
流源、11は後段差動増幅部、12は第２の定電流源、15は
電流比伝達部、Q1は第１のトランジスタ、Q2は第２のト
ランジスタ、Q3は第３のトランジスタ、Q4は第４のトラ
ンジスタである。 なお、各図中同一符号は同一または相当部分を示す。
路図、第２図はその差動増幅器の定電流源の具体的構成
を示す回路図、第３図はこの発明による差動増幅器の他
の実施例を示す回路図、第４図は従来の差動増幅器を示
す回路図である。 図において、８は前段差動増幅部、9a,9bは第１の定電
流源、11は後段差動増幅部、12は第２の定電流源、15は
電流比伝達部、Q1は第１のトランジスタ、Q2は第２のト
ランジスタ、Q3は第３のトランジスタ、Q4は第４のトラ
ンジスタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】各々の第１の電極間に抵抗を接続した第1,
第２のトランジスタにつき、前記第１の電極のそれぞれ
に第１の定電流源を接続し、前記第１と第２のトランジ
スタの各々の制御電極間に入力電圧を印加するようにし
た前段差動増幅部と、 第3,第４のトランジスタのそれぞれの第１の電極に第２
の定電流源を共通接続し、前記第３と第４のトランジス
タの各々の第２の電極間から出力電圧を得るようにした
後段差動増幅部と、 前記第1,第２のトランジスタの第２の電極側に流れる電
流の電流比と同じ信号比をなす２入力信号を前記第3,第
４のトランジスタの各々の制御電極に振り分けて伝える
電流比伝達部とを設けるとともに、 前記第1,第２の定電流源を、これらの電流比が前記入力
電圧と逆の温度特性を持つように構成し、しかも、前記
抵抗は前記第1,第２のトランジスタの前記第１の電極に
固有の内部抵抗よりも十分に大きくしたことを特徴とす
る差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62218885A JPH0828629B2 (ja) | 1987-08-31 | 1987-08-31 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62218885A JPH0828629B2 (ja) | 1987-08-31 | 1987-08-31 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6461107A JPS6461107A (en) | 1989-03-08 |
| JPH0828629B2 true JPH0828629B2 (ja) | 1996-03-21 |
Family
ID=16726835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62218885A Expired - Lifetime JPH0828629B2 (ja) | 1987-08-31 | 1987-08-31 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828629B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110373A (ja) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | 増幅回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223609A (ja) * | 1990-12-25 | 1992-08-13 | Victor Co Of Japan Ltd | 分流器制御回路 |
| JP2002246849A (ja) * | 2001-02-13 | 2002-08-30 | Mitsumi Electric Co Ltd | 温度特性設定方法及びそれを用いた増幅回路 |
| JP4201808B2 (ja) | 2006-11-08 | 2008-12-24 | シャープ株式会社 | 光電流検出回路ならびにそれを備えた光センサおよび電子機器 |
-
1987
- 1987-08-31 JP JP62218885A patent/JPH0828629B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110373A (ja) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6461107A (en) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219630A (ja) | 差動回路 | |
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| GB2266021A (en) | Power amplifier with reduced non-linear distortion | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
| JPS6154286B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JP2723547B2 (ja) | 定電流回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JPH0817310B2 (ja) | ローパスフィルタ回路 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JPH069327B2 (ja) | 利得制御回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JP3258202B2 (ja) | 差動回路 | |
| JPH057126A (ja) | 積分回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH0817305B2 (ja) | トラップフィルタ回路 | |
| JPH0817308B2 (ja) | バンドパスフィルタ回路 | |
| JPH0817306B2 (ja) | フィルタ回路 |