JPH0572143U - サイド電極構造 - Google Patents
サイド電極構造Info
- Publication number
- JPH0572143U JPH0572143U JP1029192U JP1029192U JPH0572143U JP H0572143 U JPH0572143 U JP H0572143U JP 1029192 U JP1029192 U JP 1029192U JP 1029192 U JP1029192 U JP 1029192U JP H0572143 U JPH0572143 U JP H0572143U
- Authority
- JP
- Japan
- Prior art keywords
- ceramic plate
- hole
- side electrode
- holes
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 セラミック板のサイド電極をスルーホール構
造で造ることでサイド電極の剥離を無くす。 【構成】 セラミック板1の孔にスルーホール7を形成
する。セラミック板1とスルーホールの上面に表層回路
3を印刷し、焼成する。スルーホールを中央部より切断
しサイド電極とする。
造で造ることでサイド電極の剥離を無くす。 【構成】 セラミック板1の孔にスルーホール7を形成
する。セラミック板1とスルーホールの上面に表層回路
3を印刷し、焼成する。スルーホールを中央部より切断
しサイド電極とする。
Description
【0001】
本考案は、ハイブリッドICのセラミック板に係り、セラミック板のサイド電 極構造に関する。
【0002】
ハイブリッドICに使用するグリーン・シートはセラミックス粉末とガラス粉 末の混合物のスラリーを例えは、0・1ミリ厚のシート状に引き延ばし乾燥させ たものである。それを所定の大きさに裁断し、焼結してセラミック板とする。図 3と図4は従来のセラミック板の外観図で、それぞれ(a)は上面図、(b)は 断面図、(c)は底面図である。図3に示す如く、セラミック板1に孔を開け、 孔に銀を主材料とするペーストを印刷にて注入しビアフィル2を形成する。セラ ミック板1とビアフィル2の上面に表層回路3を印刷し、焼成する。図4に示す 如く、セラミック板1のビアフィル2の中央部を切断器で切断することで従来は セラミック板1のサイド電極5を形成していた。ところが焼成するときビアフィ ル2のペースト(金属、ガラスおよび有機物の混合したもの)の有機物が発散し て無くなり収縮する。一方、セラミック板1も焼成により収縮するが、両者の収 縮率の違いからセラミック板1の孔の側面とサイド電極5の間に隙間6が生じ不 良になる場合がしばしばあり問題があった。
【0003】
本考案は、上記従来の技術の問題点に鑑みなされたもので、サイド電極をスル ーホール構造で造ることでサイド電極の剥離を無くす。
【0004】
上記課題を解決するために本考案では、セラミック板に孔をあけ、前記孔部の 上面にペーストを印刷し裏面より真空吸引を行いうことにより前記孔にスルーホ ールを設け、該スルーホールの中央部を切断するようにしたサイド電極構造を提 供するものである。
【0005】
上記構成によれば、セラミック板の孔にスルーホールを形成する。セラミック 板とスルーホールの上面に表層回路3を印刷し、焼成する。スルーホールを中央 部より切断しサイド電極とする。
【0006】
本考案の実施例を添付図面を参照して詳細に説明する。図1、図2は本考案の サイド電極構造の一実施例を示す外観図である。 図において、(a)は上面図で、(b)は断面図、(c)は底面図である。グ リーン・シートに孔を開け、孔にビアフィルを印刷し、回路パターンを印刷する 。このように加工されたグリーン・シート1を複数枚重ねて、約70度に加熱し ながらプレスする。そして350〜600度で有機物を飛ばし脱バインダーを行 い、約850度で本焼成し焼結する。グリーン・シートを焼結してセラミック板 とする。1はセラミック板で、セラミック板1の孔に上面から導体ペーストを印 刷して、セラミック板1の裏面より真空で吸引する。次に、セラミック板1の孔 に底面から導体ペーストを印刷して、セラミック板1の上面より真空で吸引する 。導体ペーストはセラミック板1の孔に流れ込み、孔にはスルーホール7が形成 される。そしてセラミック板1に表層回路3を印刷してスルーホール7と接続し 、セラミック板1を焼成する。図2において、(a)は上面図、(b)は断面図 、(c)は底面図である。焼成したセラミック板1を切断器で切断、即ち、スル ーホール7の中央部よりセラミック板1を切断することでセラミック板1の側部 にサイド電極8が形成される。このようにして形成されたサイド電極8は厚みが 薄いため、焼成で収縮力が小さいので剥離が生ずることなくセラミック板1の壁 面に確実に付く。
【0007】
以上のように本考案においては、サイド電極をスルーホール構造で造るため、 スルーホールの材料厚は薄くなるので、セラミック板の焼成時の収縮の影響が少 なく、サイド電極とセラミック板の壁面との密着性を保持し、剥離に強くなる利 点を有する。
【図1】本考案のサイド電極構造の一実施例を示す外観
図である。
図である。
【図2】本考案のサイド電極構造の一実施例を示す外観
図である。
図である。
【図3】従来のセラミック板の外観図である。
【図4】従来のセラミック板の外観図である。
1 セラミック板 2 ビアフィル 3 表層回路 5 サイド電極 6 隙間 7 スルーホール 8 サイド電極
Claims (2)
- 【請求項1】 セラミック板に孔をあけ、前記孔部の上
面にペーストを印刷し裏面より真空吸引を行いうことに
より前記孔にスルーホールを設け、該スルーホールの中
央部を切断するようにしたサイド電極構造。 - 【請求項2】 前記スルーホールを設けた前記孔部の裏
面にペーストを印刷し前記セラミック板の上面より真空
吸引を行うことにより前記孔にスルーホールを設けた請
求項1記載のサイド電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029192U JPH0572143U (ja) | 1992-03-03 | 1992-03-03 | サイド電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029192U JPH0572143U (ja) | 1992-03-03 | 1992-03-03 | サイド電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572143U true JPH0572143U (ja) | 1993-09-28 |
Family
ID=11746198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029192U Pending JPH0572143U (ja) | 1992-03-03 | 1992-03-03 | サイド電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572143U (ja) |
-
1992
- 1992-03-03 JP JP1029192U patent/JPH0572143U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3518756A (en) | Fabrication of multilevel ceramic,microelectronic structures | |
| JP2000138455A (ja) | セラミック多層基板の製造方法 | |
| JP5409261B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2010267915A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH0572143U (ja) | サイド電極構造 | |
| JP2905348B2 (ja) | セラミックス基板の製造方法 | |
| JPH11121251A (ja) | 積層形セラミック部品及びその製造方法 | |
| JP2536663B2 (ja) | 電歪効果素子の製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JPH08172265A (ja) | セラミックスシートの導通電極形成方法 | |
| JP3148387B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JP2732171B2 (ja) | セラミックス回路基板の製造方法 | |
| CN223413948U (zh) | 陶瓷构造 | |
| JP2922685B2 (ja) | 多数個取りセラミック基板 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JP2996049B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH055400B2 (ja) | ||
| CN209161863U (zh) | 一种烧结块 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| CN116847575A (zh) | 一种含金属化通孔的陶瓷基板的制备方法以及产品 | |
| JPH0786747A (ja) | セラミック多層基板の製造方法 | |
| JPS61288499A (ja) | セラミック多層基板 |