JPH0572525B2 - - Google Patents
Info
- Publication number
- JPH0572525B2 JPH0572525B2 JP59187050A JP18705084A JPH0572525B2 JP H0572525 B2 JPH0572525 B2 JP H0572525B2 JP 59187050 A JP59187050 A JP 59187050A JP 18705084 A JP18705084 A JP 18705084A JP H0572525 B2 JPH0572525 B2 JP H0572525B2
- Authority
- JP
- Japan
- Prior art keywords
- zero point
- point correction
- circuit
- output
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、零点補正機能を持つたセンサ回路に
関する。
関する。
従来の技術
一般に、測定・制御には光量、変位、速度など
様々なかたちの検出対象の物理量を電気信号に変
換する種々のセンサが使用される。このセンサの
主要部になる変換器は、一般的に物理的変位（例
えば光量や角度の変化）を電気的な変位（例えば
電流値や抵抗値の変化）に変換する検出端と、こ
の検出端に得る電気的変位を信号処理可能なレベ
ルまで増幅するブリアンプとで構成される。第２
図Ａは光センサ変換器をその零点補正回路と共に
示し、検出端としてのフオトダイオードPDで入
力光量に比例した電流（DC0〜1mA）を得、こ
の電流をブリアンプPAで電圧信号（０〜10V）
に変換増幅する。第２図Ｂは角度センサ変換器を
示し、ポテンシヨメータPMを角度検出端として
分圧電圧として取出し、この電圧を電圧ボロワ
VFでインピーダンス変換する。
様々なかたちの検出対象の物理量を電気信号に変
換する種々のセンサが使用される。このセンサの
主要部になる変換器は、一般的に物理的変位（例
えば光量や角度の変化）を電気的な変位（例えば
電流値や抵抗値の変化）に変換する検出端と、こ
の検出端に得る電気的変位を信号処理可能なレベ
ルまで増幅するブリアンプとで構成される。第２
図Ａは光センサ変換器をその零点補正回路と共に
示し、検出端としてのフオトダイオードPDで入
力光量に比例した電流（DC0〜1mA）を得、こ
の電流をブリアンプPAで電圧信号（０〜10V）
に変換増幅する。第２図Ｂは角度センサ変換器を
示し、ポテンシヨメータPMを角度検出端として
分圧電圧として取出し、この電圧を電圧ボロワ
VFでインピーダンス変換する。
これらセンサ変換器では、特に検出端にはそれ
が配置される環境（温度、湿度等）の変化や検出
端自体の経年変化などで零点の変化、いわゆる零
ドリフトが少なからず存在する。この零ドリフト
補償には第２図Ａに示すように、可変抵抗器VR
と電流変換用抵抗器R1によるゼロ調整回路を設
け、補正時に入力光量を零にして可変抵抗器VR
を調整して出力電圧V0が零にするものがある。
が配置される環境（温度、湿度等）の変化や検出
端自体の経年変化などで零点の変化、いわゆる零
ドリフトが少なからず存在する。この零ドリフト
補償には第２図Ａに示すように、可変抵抗器VR
と電流変換用抵抗器R1によるゼロ調整回路を設
け、補正時に入力光量を零にして可変抵抗器VR
を調整して出力電圧V0が零にするものがある。
また、第３図には工業プロセスや検査工程で使
用される零点補正回路を示す。この場合、検出端
１とブリアンプ２からなるセンサ変換器の出力
V0を差動増幅器３の一方の入力とし、その他方
の入力にホールド回路４の出力VHとしてその差
分を零補償した出力V0′とし得るようにしている。
ここで、ホールド回路４は検出端１の物理量を零
にしたときのブリアンプ２の出力を取込んで記憶
し、その後はブリアンプ２の出力から引算するホ
ールド回路４の出力VHとする。
用される零点補正回路を示す。この場合、検出端
１とブリアンプ２からなるセンサ変換器の出力
V0を差動増幅器３の一方の入力とし、その他方
の入力にホールド回路４の出力VHとしてその差
分を零補償した出力V0′とし得るようにしている。
ここで、ホールド回路４は検出端１の物理量を零
にしたときのブリアンプ２の出力を取込んで記憶
し、その後はブリアンプ２の出力から引算するホ
ールド回路４の出力VHとする。
この従来例では零補正を第２図Ａのように可変
抵抗を調整するという煩わしい作業を不要にして
測定時にホールド回路４の入力にブリアンプ２の
出力を与えるスイツチ５の簡単な操作で済み、零
補正を頻繁に数多く行なう必要のある工業プロセ
スや検査工程に多く採用される。
抵抗を調整するという煩わしい作業を不要にして
測定時にホールド回路４の入力にブリアンプ２の
出力を与えるスイツチ５の簡単な操作で済み、零
補正を頻繁に数多く行なう必要のある工業プロセ
スや検査工程に多く採用される。
発明が解決しようとする問題点
第３図に示す従来の零点補正回路は、補正操作
が簡単で検出端及びブリアンプを含んだセンサ変
換器全体の零点補正ができる。しかし、ホールド
回路４はコンデンサの充電記憶を利用するため、
自然放電によるドリフトが存在する。このドリフ
トは少なくするにはコンデンサの静電容量を大き
くすれば良いが、ブリアンプ出力電流が比較的小
さいことからその充電に時間がかかりスイツチ５
を押す時間が長くなり、迅速な測定を難しくす
る。また、最終段になる差動増幅器３については
そのドリフトを補償できないため、依然としてド
リフト分が残る問題がある。
が簡単で検出端及びブリアンプを含んだセンサ変
換器全体の零点補正ができる。しかし、ホールド
回路４はコンデンサの充電記憶を利用するため、
自然放電によるドリフトが存在する。このドリフ
トは少なくするにはコンデンサの静電容量を大き
くすれば良いが、ブリアンプ出力電流が比較的小
さいことからその充電に時間がかかりスイツチ５
を押す時間が長くなり、迅速な測定を難しくす
る。また、最終段になる差動増幅器３については
そのドリフトを補償できないため、依然としてド
リフト分が残る問題がある。
問題点を解決するための手段
本発明は、センサ変換器の出力と零点補正信号
との差をセンサ出力とする差動増幅器と、該セン
サ出力と零点補正信号との和をとる加算回路と、
この加算回路の出力を零点補正時にデイジタル信
号に変換して記憶しこの内容をアナログ信号に戻
して前記零点補正信号として出力する記憶回路と
を備える。
との差をセンサ出力とする差動増幅器と、該セン
サ出力と零点補正信号との和をとる加算回路と、
この加算回路の出力を零点補正時にデイジタル信
号に変換して記憶しこの内容をアナログ信号に戻
して前記零点補正信号として出力する記憶回路と
を備える。
作 用
センサ変換器の入力物理量の変位を零にした状
態では、センサ変換器の出力にはドリフト分が現
われ、このドリフト分と記憶回路の零点補正値と
の差分を差動増幅器に得て該差分に加算回路で零
点補正値を加えることにより加算回路にはドリフ
ト分が現われ、これを記憶回路の新たな記憶デー
タとして零点補正値とすることで差動増幅器の出
力にはドリフト分を除いた零にし、零点補正値は
該ドリフト分にする。そして、差動増幅器等の各
要素のドリフト分も含めて補正した零点補正を
し、記憶回路は記憶データを次回補正まで破壊さ
れることなく保持する。
態では、センサ変換器の出力にはドリフト分が現
われ、このドリフト分と記憶回路の零点補正値と
の差分を差動増幅器に得て該差分に加算回路で零
点補正値を加えることにより加算回路にはドリフ
ト分が現われ、これを記憶回路の新たな記憶デー
タとして零点補正値とすることで差動増幅器の出
力にはドリフト分を除いた零にし、零点補正値は
該ドリフト分にする。そして、差動増幅器等の各
要素のドリフト分も含めて補正した零点補正を
し、記憶回路は記憶データを次回補正まで破壊さ
れることなく保持する。
実施例
第１図は本発明の一実施例を示す回路図であ
る。検出端１及びブリアンプ２による物理量の検
出信号V0は差動増幅器３の一方の入力にされる。
差動増幅器３の出力はセンサ出力V0′として取出
されるほかに加算回路６の一方の加算入力にされ
る。差動増幅器３及び加算回路６の他方の入力に
は零点補正値ｅが与えられる。加算回路６の出力
はＡ／Ｄ変換器７の変換入力にされる。ラツチ回
路８はＡ／Ｄ変換器７の変換データを一時記憶す
るために取込む。Ｄ／Ａ変換器９はラツチ回廊８
の記憶データをアナログ信号に変換して零点補正
値として出力する。コントロール回路１０は変換
器７，９及びラツチ回路８の変換タイミング及び
ラツチタイミングを零点補正指令用スイツチ１０
Ａの投入で発生する。
る。検出端１及びブリアンプ２による物理量の検
出信号V0は差動増幅器３の一方の入力にされる。
差動増幅器３の出力はセンサ出力V0′として取出
されるほかに加算回路６の一方の加算入力にされ
る。差動増幅器３及び加算回路６の他方の入力に
は零点補正値ｅが与えられる。加算回路６の出力
はＡ／Ｄ変換器７の変換入力にされる。ラツチ回
路８はＡ／Ｄ変換器７の変換データを一時記憶す
るために取込む。Ｄ／Ａ変換器９はラツチ回廊８
の記憶データをアナログ信号に変換して零点補正
値として出力する。コントロール回路１０は変換
器７，９及びラツチ回路８の変換タイミング及び
ラツチタイミングを零点補正指令用スイツチ１０
Ａの投入で発生する。
こうした構成において、７〜１０からなる記憶
回路は加算回路６の出力をデイジタル信号に変換
してラツチ回路８に記憶し、この記憶データに対
応するアナログ信号出力を零点補正値ｅとして出
力する。そして、ラツチ回路８の記憶データ更新
はスイツチ１０Ａの一時投入によつてコントロー
ル回路１０がＡ／Ｄ変換器７への変換指令、次い
でラツチ回路８へのラツチ指令を夫々１回発して
行なわれる。またＤ／Ａ変換器９にも変換指令を
発してラツチ回路８の記憶データに対応するアナ
ログ信号（零点補正値）を直流電圧として出力さ
せる。
回路は加算回路６の出力をデイジタル信号に変換
してラツチ回路８に記憶し、この記憶データに対
応するアナログ信号出力を零点補正値ｅとして出
力する。そして、ラツチ回路８の記憶データ更新
はスイツチ１０Ａの一時投入によつてコントロー
ル回路１０がＡ／Ｄ変換器７への変換指令、次い
でラツチ回路８へのラツチ指令を夫々１回発して
行なわれる。またＤ／Ａ変換器９にも変換指令を
発してラツチ回路８の記憶データに対応するアナ
ログ信号（零点補正値）を直流電圧として出力さ
せる。
零点補正時には検出端１の物理量入力を零にす
る。例えば、光センサであればその光入力をしや
断する。この状態でスイツチ１０Ａを投入して記
憶回路の記憶データを更新する前にはブリアンプ
２の出力V0と差動増幅器３の出力V0′との関係は
次の(1)式になる。
る。例えば、光センサであればその光入力をしや
断する。この状態でスイツチ１０Ａを投入して記
憶回路の記憶データを更新する前にはブリアンプ
２の出力V0と差動増幅器３の出力V0′との関係は
次の(1)式になる。
V0′＝V0−ｅ＋ed ……(1)
ここで、edは差動増幅器３のドリフト分であ
る。次に、スイツチ１０Ａを投入すると、記憶デ
ータは加算回路６の出力になるV0′＋ｅに更新さ
れて新しい零点補正値eNになる。
る。次に、スイツチ１０Ａを投入すると、記憶デ
ータは加算回路６の出力になるV0′＋ｅに更新さ
れて新しい零点補正値eNになる。
eN＝V0′＋ｅ ……(2)
この両式(1)，(2)からｅを消去すると
V0−eN＋ed＝０ ……(3)
となる。すなわち、更新された零点補正値eNによ
つて差動増幅器３の出力V0′＝０になり、検出端
１、ブリアンプ２及び差動増幅器３の各ドリフト
分を補正した零点補正になる。この零点補正値ｅ
は以後のセンサ動作に連続して与えられ、以後の
測定にドリフト分を無くす。しかも、ｅは加算回
路６、Ａ／Ｄ変換器７、Ｄ／Ａ変換器９の変換、
演算誤差分を含めた補正になるし、ラツチ回路８
によるデイジタル記憶でデータ破壊が起きること
はない。
つて差動増幅器３の出力V0′＝０になり、検出端
１、ブリアンプ２及び差動増幅器３の各ドリフト
分を補正した零点補正になる。この零点補正値ｅ
は以後のセンサ動作に連続して与えられ、以後の
測定にドリフト分を無くす。しかも、ｅは加算回
路６、Ａ／Ｄ変換器７、Ｄ／Ａ変換器９の変換、
演算誤差分を含めた補正になるし、ラツチ回路８
によるデイジタル記憶でデータ破壊が起きること
はない。
発明の効果
本発明によれば、零点補正値をデイジタル量で
記憶保持するため、従来のコンデンサの充電電圧
によるアナログ量記憶に較べて記憶内容の変化や
記憶更新の手間（記憶操作頻度）、時間の問題が
解消される。また、零点補正値は出力端からフイ
ードバツク系を持つため、差動増幅器のドリフト
分及び記憶回路の各部ドリフト分も含めた補正値
になつて精度良い補正を得ることができる。
記憶保持するため、従来のコンデンサの充電電圧
によるアナログ量記憶に較べて記憶内容の変化や
記憶更新の手間（記憶操作頻度）、時間の問題が
解消される。また、零点補正値は出力端からフイ
ードバツク系を持つため、差動増幅器のドリフト
分及び記憶回路の各部ドリフト分も含めた補正値
になつて精度良い補正を得ることができる。
第１図は本発明の一実施例を示す回路図、第２
図Ａ及び第２図Ｂはセンサ変換器を例示する回路
図、第３図は従来の零点補正センサ回路図であ
る。 １…検出端、２…ブリアンプ、３…差動増幅
器、６…加算回路、７…Ａ／Ｄ変換器、８…ラツ
チ回路、９…Ｄ／Ａ変換器、１０…コントロール
回路、１０Ａ…零点補正指令用スイツチ。
図Ａ及び第２図Ｂはセンサ変換器を例示する回路
図、第３図は従来の零点補正センサ回路図であ
る。 １…検出端、２…ブリアンプ、３…差動増幅
器、６…加算回路、７…Ａ／Ｄ変換器、８…ラツ
チ回路、９…Ｄ／Ａ変換器、１０…コントロール
回路、１０Ａ…零点補正指令用スイツチ。
Claims (1)
- １ 検出対象の物理量を検出端で電気信号に変換
しこの信号をブリアンプで信号処理可能なレベル
まで増幅するセンサ変換器と、この変換器の出力
と零点補正信号との差をセンサ出力とする差動増
幅器と、前記センサ出力と零点補正信号との和を
とる加算回路と、この加算回路の出力を零点補正
時にデイジタル信号に変換して記憶しこの内容を
アナログ信号に戻して前記零点補正信号として出
力する記憶回路とを備えたことを特徴とする零点
補正センサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187050A JPS6165113A (ja) | 1984-09-06 | 1984-09-06 | 零点補正センサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187050A JPS6165113A (ja) | 1984-09-06 | 1984-09-06 | 零点補正センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6165113A JPS6165113A (ja) | 1986-04-03 |
| JPH0572525B2 true JPH0572525B2 (ja) | 1993-10-12 |
Family
ID=16199295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187050A Granted JPS6165113A (ja) | 1984-09-06 | 1984-09-06 | 零点補正センサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165113A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4153266B2 (ja) * | 2002-09-02 | 2008-09-24 | ポリマテック株式会社 | アナログスイッチの出力値補正方法、コンピュータプログラム及びアナログスイッチ |
| WO2016166824A1 (ja) * | 2015-04-15 | 2016-10-20 | 理化工業株式会社 | センサ信号変換器及びセンサ信号変換方法 |
-
1984
- 1984-09-06 JP JP59187050A patent/JPS6165113A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6165113A (ja) | 1986-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590458A (en) | Offset removal in an analog to digital conversion system | |
| US5469071A (en) | Resistor sensor input apparatus | |
| EP0527305B1 (en) | Phase compensation for electromagnetic resolvers | |
| JPH0645942A (ja) | 非比率オフセットを補正する比率アナログ・デジタルコンバータ | |
| US5121051A (en) | Method and apparatus for measuring small electrical signals | |
| US3960010A (en) | Analog-digital converter for a resistance bridge | |
| US5532582A (en) | Analog input apparatus | |
| US4290023A (en) | Voltage offset circuit for auto-zero low voltage amplifier | |
| US4031533A (en) | Differential floating dual slope converter | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| JPH0572525B2 (ja) | ||
| US4793187A (en) | Circuit arrangement for the compensation of temperature-dependent and temperature-independent drift and for the compensation of the sensitivity of a capacitive sensor | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| JPS62218813A (ja) | 圧力検出装置 | |
| JPH0818353A (ja) | 演算増幅回路 | |
| JPH05110350A (ja) | 入力オフセツト電圧補正装置 | |
| JPH0648197B2 (ja) | 零点補正センサ回路 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JP2578857B2 (ja) | 積分型ａ／ｄ変換器 | |
| JPH0537248Y2 (ja) | ||
| JPH02213783A (ja) | 自動零点調整回路 | |
| JPH06258127A (ja) | 静電容量式レベル計 | |
| JPS63305203A (ja) | 歪検出装置におけるブリッジ出力処理回路 | |
| JP2516647Y2 (ja) | 温度補償回路 | |
| JPH0220654Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |