JPH0574941B2 - - Google Patents
Info
- Publication number
- JPH0574941B2 JPH0574941B2 JP60162561A JP16256185A JPH0574941B2 JP H0574941 B2 JPH0574941 B2 JP H0574941B2 JP 60162561 A JP60162561 A JP 60162561A JP 16256185 A JP16256185 A JP 16256185A JP H0574941 B2 JPH0574941 B2 JP H0574941B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- glass
- package
- amorphous
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Ceramic Products (AREA)
Description
産業上の利用分野
本発明は、半導体装置のパツケージに関するも
のであり、更に詳しく述べるならば、半導体装置
のパツケージ組立実装工程においてパツケージの
封止信頼性を飛躍的に向上することができる半導
体装置用パツケージに関するものである。 従来の技術 現在使用されている半導体集積回路装置のパツ
ケージ法は、大別すると、樹脂封止型、ガラス−
セラミツク封止型、積層セラミツク型に分類され
る。これらパツケージ法は、信頼性および価格の
点で長短があり、両者を比較考量して用途に応じ
て巧みに使い分けられている。即ち、信頼性は、
三者の方法の比較では、積層セラミツク型が最も
優れ、次いでガラス−セラミツク封止型であり、
その次が樹脂封止型である。一方、価格の面では
この逆である。この中でガラス−セラミツク封止
型が、信頼性、価格において丁度中間的な位置に
存在し、信頼性と低価格化の両立が強く望まれて
いるパツケージである。 第２図は、そのガラス−セラミツク封止型パツ
ケージの分解部品配列斜視図である。但し、半導
体装置及びアルミニウムワイヤなど一部は省略し
て示してある。 このガラス−セラミツク封止型パツケージは、
半導体チツプを納めてメタライズ底面にダイボン
デイングする凹部１２が中央に形成されたアルミ
ナのようなセラミツクベース１４を有している。
そのセラミツクベース１４の上面周囲には、鉛ガ
ラスのような低融点ガラス層１６が形成されてい
る。 そのようなセラミツクベース１４の凹部１２を
囲むように、リードフレームから裁断されるリー
ド１８が載せられ、それらリード１８と半導体チ
ツプとにアルミニウムワイヤの各端がワイヤボン
デイングされている。更に、その上に、アルミナ
のようなセラミツクキヤツプ２０が載せられてい
る。そのセラミツクキヤツプ２０は、半導体チツ
プとアルミニウムワイヤの部分を囲む凹部が下側
に形成され、更に、下面周囲に鉛ガラスのような
低融点ガラス層２２が形成されている。 従つて、セラミツクベース１４とセラミツクキ
ヤツプ２０とが、低融点ガラス層１６と２２でリ
ード１８を間に鋏むように重ねられて、加熱され
て低融点ガラス層１６と２２がリード１８を固定
しつつ互いに融着して、セラミツクベース１４と
セラミツクキヤツプ２２とを封止する。 一方、現在の半導体集積回路装置の動向は、小
型化、多機能化が叫ばれ、上記のガラス−セラミ
ツク封止型パツケージの半導体集積回路において
もその波を受けている。このことは、多機能化に
応じて半導体集積回路チツプそのものが大きくな
り、外部端子接続用リード数が増えることを意味
し、また、小型化に対応して、DIP型（２方向外
部リード）からQuad型（４方向外部リード）へ
の移行や外部端子接続用リード数の増大に伴うパ
ツケージのガラス封止部面積の減少等の傾向があ
る。 したがつて、ガラスとセラミツク、ガラスとリ
ードフレーム間の接合力が、従来のままでは半導
体装置の組立工程や使用時における熱サイクルに
よつて接着性が低下した場合には、気密性が低下
し、界面からリークが発生するなどの問題があ
る。 発明が解決しようとする問題点 以上述べたように、従来使用されているパツケ
ージでは、ガラスとの接着力が低いために、ガラ
ス封止面積が減少するに伴いパツケージの封止信
頼性が十分でなくなる傾向にある。 そこで、本発明は、ガラスとの接着力が高く且
つ信頼性があるパツケージを提供せんとするもの
である。 更に詳述するならば、本発明は、半導体装置パ
ツケージにおけるガラス封止部面積が減少して
も、パツケージの気密性に十分な信頼性を与える
ことができるパツケージを提供せんとするもので
ある。 問題点を解決するための手段 そこで本件出願の発明者らは、セラミツクとガ
ラスとの封止信頼性について、種々検討した結
果、次のような事実を確認した。 (1) ガラス封止時、セラミツクとガラスとの接合
性よりも、セラミツクの表面を非晶質化したと
きのそのセラミツクの非晶質化面とガラスとの
接合性の方が飛躍的に上昇する。 (2) セラミツク表面を非晶質化する場合だけでな
く、セラミツク表面に非晶質セラミツク被膜を
付着した場合も、同様のガラス接合性の改善効
果が得られる。 (3) これらの非晶質セラミツク層の厚みは、少な
くとも、0.05μｍ以上あれば、ガラス封止性の
向上に効果がある。 これらの確認できた事実に基づき、本発明者ら
は、ガラス−セラミツク封止型の半導体集積回路
装置の信頼性の向上をねらつて、種々検討した結
果、本発明に至つた。 すなわち、本発明によるならば、ガラスとの封
止部の表面に非晶質セラミツク層を設けたことを
特徴とする半導体装置用パツケージが提供され
る。 作 用 このようにセラミツクのガラスとの少なくとも
封止部表面を非晶質セラミツク層とすることによ
りガラスとの封止性が向上する。その理由は、次
の如くである。 一般に、ガラス封止性を支配する重要な因子と
しては、ガラスのセラミツクに対するぬれ性の良
否が挙げられ、ぬれ性が良好な場合には、接合界
面部に拡散層が生じ強固な接合状態が得られるこ
とが知られている。 ところで、低融点ガラス封止パツケージでは、
半導体素子に対する熱の影響を小さくするため
に、500℃以下の低温でガラス−セラミツク間の
接合が行われるので、かかる拡散層は、形成され
ないのが一般的であつた。 そこで、封止部の減少をカバーして高い封止信
頼性を得るためには、ガラス−セラミツク間の拡
散接合が生じやすい様にすることが必要である。 本発明において、セラミツク表面に設けた非晶
質セラミツク層は、結晶質セラミツク層に比し
て、活性度が著しく大きく、封止ガラスとの接合
界面での拡散が生じやすく、それだけ信頼性の高
い接合が得られ、従来のセラミツクとガラスとの
封止性に比較して極めて高い信頼性のある封止を
実現できるものと考えられる。 なお、このようにセラミツクのガラス封止部表
面に非晶質の層を設ける方法としては、PVD法、
又はCVD法などのコーテンイング法によつて表
面に非晶質層を被覆する方法を使用してもよい
し、表面層を、イオンボンバード、電子線ボンバ
ード、或いはレーザービーム照射などにより非晶
質化する方法を使用してもよい。 又、非晶質表面層の厚みは、本発明の効果の面
から、0.05μｍ以上で充分である。一方、非晶質
層を必要以上に厚くすることは、非晶質セラミツ
ク層形成コストが上るのみで、実用的ではない。
そこで、接合信頼性の効果と非晶質セラミツク層
形成コストとの両立を考えるならば、最も有効な
範囲は、0.05〜10μｍである。 尚、本発明における非晶質セラミツク層は、ガ
ラス封止される部位に形成されることが必要であ
るが、他の部位にまで形成されたとしても差しつ
かえない。用いられるセラミツクとしては、現在
広く用いられているAl2O3の他、AlN、SiC、
SiO2などを主成分とするセラミツクを用いても
よいし、ベースのセラミツクの材質と表面層の非
晶質セラミツクの材質が同種の場合でも、異種の
場合でも本発明を適用することができる。 また、本発明がDIP型、Quad型の両パツケー
ジに適用可能なことは、言うまでもない。 実施例 次に、本発明を実施例によつて説明する。 第１図は、本発明によるセラミツクをパツケー
ジとして利用した場合を図解する半導体装置の誇
張拡大断面図である。 第１図に示す半導体装置は、DIP型ガラス・セ
ラミツク封止パツケージを採用したものであり、
セラミツクベース３０の凹部３２にダイボンデイ
ングされた半導体チツプ３４を有している。その
セラミツクベース３０の凹部３２を囲む周辺部に
は、低融点ガラス層３６が形成されている。 そのようなセラミツクベース３０の凹部３２を
囲む低融点ガラス層３６の上に、リードレームの
リード部３８が載せられている。そして、セラミ
ツクベース３０、セラミツクキヤツプ４６のガラ
ス封止される部位に、非晶質セラミツク層４２が
形成されている。 また、リードフレームのリード部３８と半導体
チツプ３４とに、アルミニウムワイヤ４４の各端
がワイヤボンデイングされている。 更に、セラミツクベース３０に重ねられるセラ
ミツクキヤツプ４６は、セラミツクベース３０の
凹部３２に対応してその凹部３２より大きな凹部
４８が形成され、凹部３２と４８とによつて画定
される空間に半導体チツプ３４とアルミニウムワ
イヤ４４とが収容されるようになされている。そ
して、セラミツクキヤツプ４６の凹部４８を囲む
周辺部にも、低融点ガラス層５０が形成されてい
る。 かくして、リードフレームのリード部３８を鋏
むようにしてセラミツクベース３０にセラミツク
キヤツプ４６が重ねられて、例えば、約400℃〜
500℃の温度で封止処理される。 上述した構成において、92重量％Al2O3からな
るベース及びキヤツプのガラス封止部品に、各種
表面処理を施したサンプルを用いて実験に供した
結果、第１表に示した結果が得られた。 なお、上記第１表のデータ作成の際使用したガ
ラス封止性評価法は、次の如くである。 ガラス封止は、一般に用いられている低融点封
止ガラスを用いて封止温度450℃で行つた後、−65
℃〜＋150℃のヒートサイクルを100回経た後、
Heリークデイテクターでフアインリークの有無
を測定した。なお、使用したDIP型ガラス・セラ
ミツク封止パツケージの最小リーグパス（封止長
さ）は0.7mmである。
のであり、更に詳しく述べるならば、半導体装置
のパツケージ組立実装工程においてパツケージの
封止信頼性を飛躍的に向上することができる半導
体装置用パツケージに関するものである。 従来の技術 現在使用されている半導体集積回路装置のパツ
ケージ法は、大別すると、樹脂封止型、ガラス−
セラミツク封止型、積層セラミツク型に分類され
る。これらパツケージ法は、信頼性および価格の
点で長短があり、両者を比較考量して用途に応じ
て巧みに使い分けられている。即ち、信頼性は、
三者の方法の比較では、積層セラミツク型が最も
優れ、次いでガラス−セラミツク封止型であり、
その次が樹脂封止型である。一方、価格の面では
この逆である。この中でガラス−セラミツク封止
型が、信頼性、価格において丁度中間的な位置に
存在し、信頼性と低価格化の両立が強く望まれて
いるパツケージである。 第２図は、そのガラス−セラミツク封止型パツ
ケージの分解部品配列斜視図である。但し、半導
体装置及びアルミニウムワイヤなど一部は省略し
て示してある。 このガラス−セラミツク封止型パツケージは、
半導体チツプを納めてメタライズ底面にダイボン
デイングする凹部１２が中央に形成されたアルミ
ナのようなセラミツクベース１４を有している。
そのセラミツクベース１４の上面周囲には、鉛ガ
ラスのような低融点ガラス層１６が形成されてい
る。 そのようなセラミツクベース１４の凹部１２を
囲むように、リードフレームから裁断されるリー
ド１８が載せられ、それらリード１８と半導体チ
ツプとにアルミニウムワイヤの各端がワイヤボン
デイングされている。更に、その上に、アルミナ
のようなセラミツクキヤツプ２０が載せられてい
る。そのセラミツクキヤツプ２０は、半導体チツ
プとアルミニウムワイヤの部分を囲む凹部が下側
に形成され、更に、下面周囲に鉛ガラスのような
低融点ガラス層２２が形成されている。 従つて、セラミツクベース１４とセラミツクキ
ヤツプ２０とが、低融点ガラス層１６と２２でリ
ード１８を間に鋏むように重ねられて、加熱され
て低融点ガラス層１６と２２がリード１８を固定
しつつ互いに融着して、セラミツクベース１４と
セラミツクキヤツプ２２とを封止する。 一方、現在の半導体集積回路装置の動向は、小
型化、多機能化が叫ばれ、上記のガラス−セラミ
ツク封止型パツケージの半導体集積回路において
もその波を受けている。このことは、多機能化に
応じて半導体集積回路チツプそのものが大きくな
り、外部端子接続用リード数が増えることを意味
し、また、小型化に対応して、DIP型（２方向外
部リード）からQuad型（４方向外部リード）へ
の移行や外部端子接続用リード数の増大に伴うパ
ツケージのガラス封止部面積の減少等の傾向があ
る。 したがつて、ガラスとセラミツク、ガラスとリ
ードフレーム間の接合力が、従来のままでは半導
体装置の組立工程や使用時における熱サイクルに
よつて接着性が低下した場合には、気密性が低下
し、界面からリークが発生するなどの問題があ
る。 発明が解決しようとする問題点 以上述べたように、従来使用されているパツケ
ージでは、ガラスとの接着力が低いために、ガラ
ス封止面積が減少するに伴いパツケージの封止信
頼性が十分でなくなる傾向にある。 そこで、本発明は、ガラスとの接着力が高く且
つ信頼性があるパツケージを提供せんとするもの
である。 更に詳述するならば、本発明は、半導体装置パ
ツケージにおけるガラス封止部面積が減少して
も、パツケージの気密性に十分な信頼性を与える
ことができるパツケージを提供せんとするもので
ある。 問題点を解決するための手段 そこで本件出願の発明者らは、セラミツクとガ
ラスとの封止信頼性について、種々検討した結
果、次のような事実を確認した。 (1) ガラス封止時、セラミツクとガラスとの接合
性よりも、セラミツクの表面を非晶質化したと
きのそのセラミツクの非晶質化面とガラスとの
接合性の方が飛躍的に上昇する。 (2) セラミツク表面を非晶質化する場合だけでな
く、セラミツク表面に非晶質セラミツク被膜を
付着した場合も、同様のガラス接合性の改善効
果が得られる。 (3) これらの非晶質セラミツク層の厚みは、少な
くとも、0.05μｍ以上あれば、ガラス封止性の
向上に効果がある。 これらの確認できた事実に基づき、本発明者ら
は、ガラス−セラミツク封止型の半導体集積回路
装置の信頼性の向上をねらつて、種々検討した結
果、本発明に至つた。 すなわち、本発明によるならば、ガラスとの封
止部の表面に非晶質セラミツク層を設けたことを
特徴とする半導体装置用パツケージが提供され
る。 作 用 このようにセラミツクのガラスとの少なくとも
封止部表面を非晶質セラミツク層とすることによ
りガラスとの封止性が向上する。その理由は、次
の如くである。 一般に、ガラス封止性を支配する重要な因子と
しては、ガラスのセラミツクに対するぬれ性の良
否が挙げられ、ぬれ性が良好な場合には、接合界
面部に拡散層が生じ強固な接合状態が得られるこ
とが知られている。 ところで、低融点ガラス封止パツケージでは、
半導体素子に対する熱の影響を小さくするため
に、500℃以下の低温でガラス−セラミツク間の
接合が行われるので、かかる拡散層は、形成され
ないのが一般的であつた。 そこで、封止部の減少をカバーして高い封止信
頼性を得るためには、ガラス−セラミツク間の拡
散接合が生じやすい様にすることが必要である。 本発明において、セラミツク表面に設けた非晶
質セラミツク層は、結晶質セラミツク層に比し
て、活性度が著しく大きく、封止ガラスとの接合
界面での拡散が生じやすく、それだけ信頼性の高
い接合が得られ、従来のセラミツクとガラスとの
封止性に比較して極めて高い信頼性のある封止を
実現できるものと考えられる。 なお、このようにセラミツクのガラス封止部表
面に非晶質の層を設ける方法としては、PVD法、
又はCVD法などのコーテンイング法によつて表
面に非晶質層を被覆する方法を使用してもよい
し、表面層を、イオンボンバード、電子線ボンバ
ード、或いはレーザービーム照射などにより非晶
質化する方法を使用してもよい。 又、非晶質表面層の厚みは、本発明の効果の面
から、0.05μｍ以上で充分である。一方、非晶質
層を必要以上に厚くすることは、非晶質セラミツ
ク層形成コストが上るのみで、実用的ではない。
そこで、接合信頼性の効果と非晶質セラミツク層
形成コストとの両立を考えるならば、最も有効な
範囲は、0.05〜10μｍである。 尚、本発明における非晶質セラミツク層は、ガ
ラス封止される部位に形成されることが必要であ
るが、他の部位にまで形成されたとしても差しつ
かえない。用いられるセラミツクとしては、現在
広く用いられているAl2O3の他、AlN、SiC、
SiO2などを主成分とするセラミツクを用いても
よいし、ベースのセラミツクの材質と表面層の非
晶質セラミツクの材質が同種の場合でも、異種の
場合でも本発明を適用することができる。 また、本発明がDIP型、Quad型の両パツケー
ジに適用可能なことは、言うまでもない。 実施例 次に、本発明を実施例によつて説明する。 第１図は、本発明によるセラミツクをパツケー
ジとして利用した場合を図解する半導体装置の誇
張拡大断面図である。 第１図に示す半導体装置は、DIP型ガラス・セ
ラミツク封止パツケージを採用したものであり、
セラミツクベース３０の凹部３２にダイボンデイ
ングされた半導体チツプ３４を有している。その
セラミツクベース３０の凹部３２を囲む周辺部に
は、低融点ガラス層３６が形成されている。 そのようなセラミツクベース３０の凹部３２を
囲む低融点ガラス層３６の上に、リードレームの
リード部３８が載せられている。そして、セラミ
ツクベース３０、セラミツクキヤツプ４６のガラ
ス封止される部位に、非晶質セラミツク層４２が
形成されている。 また、リードフレームのリード部３８と半導体
チツプ３４とに、アルミニウムワイヤ４４の各端
がワイヤボンデイングされている。 更に、セラミツクベース３０に重ねられるセラ
ミツクキヤツプ４６は、セラミツクベース３０の
凹部３２に対応してその凹部３２より大きな凹部
４８が形成され、凹部３２と４８とによつて画定
される空間に半導体チツプ３４とアルミニウムワ
イヤ４４とが収容されるようになされている。そ
して、セラミツクキヤツプ４６の凹部４８を囲む
周辺部にも、低融点ガラス層５０が形成されてい
る。 かくして、リードフレームのリード部３８を鋏
むようにしてセラミツクベース３０にセラミツク
キヤツプ４６が重ねられて、例えば、約400℃〜
500℃の温度で封止処理される。 上述した構成において、92重量％Al2O3からな
るベース及びキヤツプのガラス封止部品に、各種
表面処理を施したサンプルを用いて実験に供した
結果、第１表に示した結果が得られた。 なお、上記第１表のデータ作成の際使用したガ
ラス封止性評価法は、次の如くである。 ガラス封止は、一般に用いられている低融点封
止ガラスを用いて封止温度450℃で行つた後、−65
℃〜＋150℃のヒートサイクルを100回経た後、
Heリークデイテクターでフアインリークの有無
を測定した。なお、使用したDIP型ガラス・セラ
ミツク封止パツケージの最小リーグパス（封止長
さ）は0.7mmである。
【表】
【表】
以上の表から、表面に非晶質層を設けていない
例１に比べ、表面に非晶質層を設けた例２〜８
が、リークテストの結果が良好であることがわか
ろう。 以上の結果から明らかなように、本発明により
セラミツクの表面に形成された非晶質セラミツク
層を介して行うガラス封止は、従来のセラミツク
（表面が結晶質となつている）に比較して、封止
の信頼性を大幅に向上させ、且つ、半導体素子の
大型化やパツケージの小型化の動向に十分対応で
きることが実証された。 以上、本発明による金属材料を、リードフレー
ムを用いた場合について説明したが、ガラスとの
封止信頼性が必要なパツケージならば、第２図の
タイプに限らず、適用できることは明らかであろ
う。 発明の効果 以上説明したように、本発明によるパツケージ
にはガラスの封止信頼性を著しく向上することが
できる。従つて、ガラス封止面積が小さくなつて
もパツケージの封止の信頼性を十分確保すること
ができ、半導体素子の大型化やパツケージの小型
化の動向に十分対応できる。
例１に比べ、表面に非晶質層を設けた例２〜８
が、リークテストの結果が良好であることがわか
ろう。 以上の結果から明らかなように、本発明により
セラミツクの表面に形成された非晶質セラミツク
層を介して行うガラス封止は、従来のセラミツク
（表面が結晶質となつている）に比較して、封止
の信頼性を大幅に向上させ、且つ、半導体素子の
大型化やパツケージの小型化の動向に十分対応で
きることが実証された。 以上、本発明による金属材料を、リードフレー
ムを用いた場合について説明したが、ガラスとの
封止信頼性が必要なパツケージならば、第２図の
タイプに限らず、適用できることは明らかであろ
う。 発明の効果 以上説明したように、本発明によるパツケージ
にはガラスの封止信頼性を著しく向上することが
できる。従つて、ガラス封止面積が小さくなつて
もパツケージの封止の信頼性を十分確保すること
ができ、半導体素子の大型化やパツケージの小型
化の動向に十分対応できる。
第１図は、本発明による半導体装置用パツケー
ジの断面図、そして、第２図は、ガラス−セラミ
ツク封止型パツケージの分解部品配列斜視図であ
る。 〔主な参照番号〕、１２……セラミツクベース
１４の凹部、１４……セラミツクベース、１６…
…低融点ガラス層、１８……リードフレームから
裁断されたリード、２０……セラミツクキヤツ
プ、２２……低融点ガラス層、３０……セラミツ
クベース、３２……セラミツクベース３０の凹
部、３４……半導体チツプ、３６……低融点ガラ
ス層、３８……リードフレームのリード部、４０
……リード部３８のガラス封止部、４２……非晶
質セラミツク層、４４……アルミニウムワイヤ、
４６……セラミツクキヤツプ、４８……セラミツ
クキヤツプ４６の凹部、５０……低融点ガラス
層。
ジの断面図、そして、第２図は、ガラス−セラミ
ツク封止型パツケージの分解部品配列斜視図であ
る。 〔主な参照番号〕、１２……セラミツクベース
１４の凹部、１４……セラミツクベース、１６…
…低融点ガラス層、１８……リードフレームから
裁断されたリード、２０……セラミツクキヤツ
プ、２２……低融点ガラス層、３０……セラミツ
クベース、３２……セラミツクベース３０の凹
部、３４……半導体チツプ、３６……低融点ガラ
ス層、３８……リードフレームのリード部、４０
……リード部３８のガラス封止部、４２……非晶
質セラミツク層、４４……アルミニウムワイヤ、
４６……セラミツクキヤツプ、４８……セラミツ
クキヤツプ４６の凹部、５０……低融点ガラス
層。
Claims (1)
- 【特許請求の範囲】 １ セラミツクベースとセラミツクキヤツプと所
要の形状のリードフレームを、低融点ガラスで一
体化・気密封止してなる半導体装置用パツケージ
において、少なくともガラス封止されるセラミツ
クの表面層に非晶質のセラミツクが設けられてい
ることを特徴とする半導体装置用パツケージ。 ２ セラミツクがAl2O3、AlN、SiC、SiO2を主
成分とするものであることを特徴とする特許請求
の範囲第１項記載の半導体装置用パツケージ。 ３ 非晶質のセラミツクが表面のイオンボンバー
ド、電子線ボンバード、レーザビーム照射又はイ
オンインプランテーシヨンで改質された非晶質の
セラミツクであることを特徴とする特許請求の範
囲第１項記載の半導体装置用パツケージ。 ４ 非晶質のセラミツクがPVD法又はCVD法に
より被覆された非晶質のセラミツクであることを
特徴とする特許請求の範囲第１項記載の半導体装
置用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162561A JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162561A JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222459A JPS6222459A (ja) | 1987-01-30 |
| JPH0574941B2 true JPH0574941B2 (ja) | 1993-10-19 |
Family
ID=15756927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162561A Granted JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222459A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244660A (ja) * | 1989-03-15 | 1990-09-28 | Nec Corp | 紫外線消去型メモリｉｃ |
| US8018510B2 (en) | 2004-05-31 | 2011-09-13 | Panasonic Corporation | Summing signals in pixel units of solid-state imager |
-
1985
- 1985-07-22 JP JP60162561A patent/JPS6222459A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222459A (ja) | 1987-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| US4656499A (en) | Hermetically sealed semiconductor casing | |
| US4630095A (en) | Packaged semiconductor device structure including getter material for decreasing gas from a protective organic covering | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| US5134459A (en) | Lead frame for semiconductor device | |
| JPH0574941B2 (ja) | ||
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| US5063435A (en) | Semiconductor device | |
| GB2046024A (en) | Circuit assembly | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| JPS617645A (ja) | 半導体装置用金属材料 | |
| JPS6115355A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS58110069A (ja) | 集積回路に電気的接続を与える装置及び方法 | |
| CN100382311C (zh) | 堆叠式双芯片封装结构 | |
| JPS62194648A (ja) | ガラスパツケ−ジ型電子装置 | |
| JPS6236287Y2 (ja) | ||
| JPS61281541A (ja) | 半導体装置用パツケ−ジ | |
| JPH04133456A (ja) | 半導体装置 | |
| JPS6390157A (ja) | 半導体装置の封止方法 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JPS6246550A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS61287247A (ja) | 半導体装置の封止方法 | |
| JPS61127155A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS613438A (ja) | プラスチツク封止型ｉｃ |