JPS61127155A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS61127155A JPS61127155A JP59249247A JP24924784A JPS61127155A JP S61127155 A JPS61127155 A JP S61127155A JP 59249247 A JP59249247 A JP 59249247A JP 24924784 A JP24924784 A JP 24924784A JP S61127155 A JPS61127155 A JP S61127155A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- coating layer
- semiconductor device
- aluminum coating
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１上裟μ月上！
本発明は半導体装置用リードフレームに係り、さらに詳
しくはパフケージ封止部の片面あるいは両面にイオンプ
レーティングにて形成したアルミニウム被覆層を有する
半導体装置用リードフレームに関するものである。
しくはパフケージ封止部の片面あるいは両面にイオンプ
レーティングにて形成したアルミニウム被覆層を有する
半導体装置用リードフレームに関するものである。
従来の技術
現在使用されている半導体集積回路装置のパッケージ法
は、樹脂封止型、ガラス−セラミック封止型、積層セラ
ミック型の３種に分類される。これら、パッケージ法は
、信頼性および価格の点て長短があり、両者を比較考量
し、用途に応じ゛て巧みに使い分けられている。
は、樹脂封止型、ガラス−セラミック封止型、積層セラ
ミック型の３種に分類される。これら、パッケージ法は
、信頼性および価格の点て長短があり、両者を比較考量
し、用途に応じ゛て巧みに使い分けられている。
即ち、信頼性についてこれら３つの方法を比較してみる
と、積層セラミック型が最もすぐれており、次いでガラ
ス−セラミック封止型であり、その次が樹脂封止型であ
る。一方、価格の点ではこの逆の順序となる。この中で
ガラス−セラミック封止型は、信頼性、価格両者におい
て丁度中間的な位置を占めており、従って信頼性と低価
格化の両立が強く望まれているパッケージ法である。
と、積層セラミック型が最もすぐれており、次いでガラ
ス−セラミック封止型であり、その次が樹脂封止型であ
る。一方、価格の点ではこの逆の順序となる。この中で
ガラス−セラミック封止型は、信頼性、価格両者におい
て丁度中間的な位置を占めており、従って信頼性と低価
格化の両立が強く望まれているパッケージ法である。
第２図は、典型的なガラス−セラミック封止型パッケー
ジの分解部品配列斜視図であり、第３図は、第２図に示
したようなガラス−セラミック封止型パッケージに半導
体装置チップ１を配置した状態を示す断面図である。
ジの分解部品配列斜視図であり、第３図は、第２図に示
したようなガラス−セラミック封止型パッケージに半導
体装置チップ１を配置した状態を示す断面図である。
このガラス−セラミック封止型パッケージＡは、半導体
チップ１を収納し、そのメタライズ底面でグイポンディ
ングするための凹部２が中央部に形成されたアルミナな
どのセラミックベース３を有している。また、セラミッ
クベース３の上面周辺部には、鉛ガラスなどの低融点ガ
ラス層４が形成されている。
チップ１を収納し、そのメタライズ底面でグイポンディ
ングするための凹部２が中央部に形成されたアルミナな
どのセラミックベース３を有している。また、セラミッ
クベース３の上面周辺部には、鉛ガラスなどの低融点ガ
ラス層４が形成されている。
このようなセラミックベース３の凹部２を囲むように、
リードフレームから裁断されたリード５が載せられ、こ
れらリード５と半導体チップ１とはアルミニウムワイヤ
６の各端でワイヤボンディングされ、電気的に接続状態
とされている。
リードフレームから裁断されたリード５が載せられ、こ
れらリード５と半導体チップ１とはアルミニウムワイヤ
６の各端でワイヤボンディングされ、電気的に接続状態
とされている。
さらに、その上にアルミナなどのセラミックキャップ７
が載せられ、チップ１が気密々封されることになる。こ
のセラミックキャップ７には、半導体チップ１およびワ
イヤ６の部分を囲む凹部８が下側に形成されており、さ
らに、下面周囲には鉛ガラスなどの低融点ガラス層９が
形成されている。
が載せられ、チップ１が気密々封されることになる。こ
のセラミックキャップ７には、半導体チップ１およびワ
イヤ６の部分を囲む凹部８が下側に形成されており、さ
らに、下面周囲には鉛ガラスなどの低融点ガラス層９が
形成されている。
従って、セラミックベース３とセラミックキャップ７と
は低融点ガラス層４と９とでリード５を間に挟むように
重ねられ、次いで加熱されて低融点ガラス層４と９とが
リード５を固定しつつ互いに融着して、セラミックベー
ス３とセラミックキャップ７とを封止する。
は低融点ガラス層４と９とでリード５を間に挟むように
重ねられ、次いで加熱されて低融点ガラス層４と９とが
リード５を固定しつつ互いに融着して、セラミックベー
ス３とセラミックキャップ７とを封止する。
発明が解決しようとする問題点
ところで、現在の半導体集積回路装置においては、小型
化、多機能化の動向がみられ、上記のガラス−セラミッ
ク封止型パッケージの半導体集積回路においてもその影
響を受けている。
化、多機能化の動向がみられ、上記のガラス−セラミッ
ク封止型パッケージの半導体集積回路においてもその影
響を受けている。
即ち、多機能化に応じて半導体集積回路チップそのもの
が大きくなり、小型化を指向してパッケージ形態がＤＩ
Ｐ型（２方向外部リード）からＱｕａｄ型（４方向外部
リード）へ移行するとともに、ガラス封止部面積を小さ
くする傾向を示している。
が大きくなり、小型化を指向してパッケージ形態がＤＩ
Ｐ型（２方向外部リード）からＱｕａｄ型（４方向外部
リード）へ移行するとともに、ガラス封止部面積を小さ
くする傾向を示している。
この傾向と前述の信頼性および価格と照らし合せると、
ガラス封止部面積の減少に伴う気密性の劣化を防止する
とともに、Ｑｕａｄ型への対応を可能とする廉価なリー
ドフレームの開発が強く望まれているのである。本発明
の目的もこの点にある。
ガラス封止部面積の減少に伴う気密性の劣化を防止する
とともに、Ｑｕａｄ型への対応を可能とする廉価なリー
ドフレームの開発が強く望まれているのである。本発明
の目的もこの点にある。
問題点を解決するための手段
そこで本発明者らは、ガラス封止部面積が減少してもパ
ッケージの気密性を十分確保でき、且つＱｕａｄ型への
対応が十分に可能である廉価な半導体装置用リードフレ
ームを得るべく検討した結果、パッケージ封止部の片面
あるいは両面にアルミニウム被覆層をイオンプレーティ
ングにて形成せしめることが上記の目的とするリードフ
レームを開発する上で極めて有効であることを見出し、
本発明を完成するに・・至った。
ッケージの気密性を十分確保でき、且つＱｕａｄ型への
対応が十分に可能である廉価な半導体装置用リードフレ
ームを得るべく検討した結果、パッケージ封止部の片面
あるいは両面にアルミニウム被覆層をイオンプレーティ
ングにて形成せしめることが上記の目的とするリードフ
レームを開発する上で極めて有効であることを見出し、
本発明を完成するに・・至った。
即ち、本発明のリードフレームは半導体装置用リードフ
レームであって、リードフレーム本体と、そのパッケー
ジ封止部の少なくとも片面に設けられたアルミニウム被
覆層とで構成され、該アルミニウム被覆層は厚さが５μ
ｍ以下であり、バイアス電圧１ＫＶ以上、蒸着速度２０
０八／秒以下もしくは５００八／秒以下の条件下でのイ
オンプレーティングにより形成されたものであることを
特徴とする。
レームであって、リードフレーム本体と、そのパッケー
ジ封止部の少なくとも片面に設けられたアルミニウム被
覆層とで構成され、該アルミニウム被覆層は厚さが５μ
ｍ以下であり、バイアス電圧１ＫＶ以上、蒸着速度２０
０八／秒以下もしくは５００八／秒以下の条件下でのイ
オンプレーティングにより形成されたものであることを
特徴とする。
本発明のリードフレームにおいて、リードフレーム本体
は、鉄、鉄−ニッケノペ銅合金などの従来公知の各種材
料から形成することができ、特に制限はない。
は、鉄、鉄−ニッケノペ銅合金などの従来公知の各種材
料から形成することができ、特に制限はない。
また、本発明のリードフレームは各種の半導体装置のパ
ッケージに有利に応用でき、特に低融点ガラス封止型半
導体装置、即ちいわゆるサーディツプ（ＣＥＲ−ＤＩＰ
）ＩＣなどに適用するのに適したものである。
ッケージに有利に応用でき、特に低融点ガラス封止型半
導体装置、即ちいわゆるサーディツプ（ＣＥＲ−ＤＩＰ
）ＩＣなどに適用するのに適したものである。
イオンプレーティング法は、蒸着の際の付着強度が高く
、回り込み性が大きいなどの各種興味ある利点を有して
いることから最近注目されている薄膜形成技術であり、
直流法、高周波法、熱陰極法等各種の方法があり、いず
れの方法も本発明のリードフレームにおけるアルミニウ
ム被覆層形成のために利用することができる。
、回り込み性が大きいなどの各種興味ある利点を有して
いることから最近注目されている薄膜形成技術であり、
直流法、高周波法、熱陰極法等各種の方法があり、いず
れの方法も本発明のリードフレームにおけるアルミニウ
ム被覆層形成のために利用することができる。
詐月
本発明は、最近のＩＣ等の多機能化、小型化の動向に伴
う、パッケージ形態の変遷に応じたガラス封止部の面積
減少に十分対応し得るリードフレームを開発することを
意図するものであるが、この目的は上記のようにリード
フレーム本体のガラス封止部の少なくとも片面にアルミ
ニウム被覆層を設けることにより達成される。
う、パッケージ形態の変遷に応じたガラス封止部の面積
減少に十分対応し得るリードフレームを開発することを
意図するものであるが、この目的は上記のようにリード
フレーム本体のガラス封止部の少なくとも片面にアルミ
ニウム被覆層を設けることにより達成される。
本願出願人は、超音波ワイヤボンディングに対するリー
ドフレームの適合性、並びにガラス封止部面積の減少に
伴うパッケージ気密性の低下を改善する目的で、物理蒸
着法によりアルミニウム合金（ＣｕＳＭｎおよびＳｉの
少なくとも１種を含有する）膜をワイヤボンディング部
およびガラス封止部に設けたリードフレームを開発し、
既に特願昭５９−６０８５８号として出願しており、ガ
ラス封止部にアルミニウム合金膜を設けることに基きパ
ッケージの気密性、接合力が改善されることを立証して
いる。
ドフレームの適合性、並びにガラス封止部面積の減少に
伴うパッケージ気密性の低下を改善する目的で、物理蒸
着法によりアルミニウム合金（ＣｕＳＭｎおよびＳｉの
少なくとも１種を含有する）膜をワイヤボンディング部
およびガラス封止部に設けたリードフレームを開発し、
既に特願昭５９−６０８５８号として出願しており、ガ
ラス封止部にアルミニウム合金膜を設けることに基きパ
ッケージの気密性、接合力が改善されることを立証して
いる。
本発明では更に研究を進めて特定の条件下においてイオ
ンプレーティングによりアルミニウム被覆層を設けるこ
とにより更に一層気密性、接合性において改善され、ひ
いてはパッケージの信頼性の向上を図ることができるこ
とを見出した。
ンプレーティングによりアルミニウム被覆層を設けるこ
とにより更に一層気密性、接合性において改善され、ひ
いてはパッケージの信頼性の向上を図ることができるこ
とを見出した。
該アルミニウム被覆層の厚さは５μｍ以下であることが
重要であり、これはパッケージの封着強度並びに気密性
等を確保する上で臨界的な条件である。
重要であり、これはパッケージの封着強度並びに気密性
等を確保する上で臨界的な条件である。
更に、該アルミニウム被覆層は所定の条件下でイオンプ
レーティングすることが最も望ましく、これら条件も臨
界的なものである。
レーティングすることが最も望ましく、これら条件も臨
界的なものである。
このイオンプレーティング法における上記条件が臨界的
であることを示し、かつ従来汎用されていたロールクラ
ッド法、真空蒸着法と比較して、イオンプレーティング
法の有利さを実証するために以下の表１に示すような条
件下で上記薄膜形成法を実施し、結果を同表に併せて示
した。
であることを示し、かつ従来汎用されていたロールクラ
ッド法、真空蒸着法と比較して、イオンプレーティング
法の有利さを実証するために以下の表１に示すような条
件下で上記薄膜形成法を実施し、結果を同表に併せて示
した。
表１
上記表の結果から、本発明において採用したイオンプレ
ーティング法、即ち、バイアス電圧が１ＫＶ以上で、ア
ルミニウム被覆層の厚さが５μｍ以下且つ、蒸着速度が
２００八／秒以下若しくは５００八／秒以上の場合、他
の方法、条件より封着強度及び気密性が著しく向上する
こと、またこれら条件が本発明において臨界的であるこ
とが判った。
ーティング法、即ち、バイアス電圧が１ＫＶ以上で、ア
ルミニウム被覆層の厚さが５μｍ以下且つ、蒸着速度が
２００八／秒以下若しくは５００八／秒以上の場合、他
の方法、条件より封着強度及び気密性が著しく向上する
こと、またこれら条件が本発明において臨界的であるこ
とが判った。
表１の結果からはアルミニウム被覆層の厚さは上限であ
る５μｍが規定されるのみであるが、一般にワイヤボン
ディング部にもＡＩ被覆層を設け、ボンディング性の改
善を行っており、これを本発明のイオンプレーティング
法によるガラス封止部のアルミニウム被覆層の形成操作
とは別に実施すると、ＡＩの被覆操作を２重に行わねば
ならない。
る５μｍが規定されるのみであるが、一般にワイヤボン
ディング部にもＡＩ被覆層を設け、ボンディング性の改
善を行っており、これを本発明のイオンプレーティング
法によるガラス封止部のアルミニウム被覆層の形成操作
とは別に実施すると、ＡＩの被覆操作を２重に行わねば
ならない。
従って、好ましくはこれらのワイヤボンディング部およ
びガラス封止部の被覆を同時に行う。
びガラス封止部の被覆を同時に行う。
ワイヤボンディング部にＡＩ被被覆設け、ボンディング
特性を改善するためには該被覆の厚さは最低１．５μｍ
なければならない。従って、ワイヤボンディング部及び
ガラス封止部のアルミニウム被覆を同時に行う場合には
、アルミニウム被覆層の厚さを１．５〜５μｍの範囲に
制限する必要があり、これによってガラス封止性とワイ
ヤボンディング性の改良を同時に行うことができる。尚
、ガラス封止部とワイヤボンディング部の被覆を別々に
実施する場合にはガラス封止部におけるアルミニウム層
の厚さは、当然のことながら、１．５μｍ以下であって
も有効である。
特性を改善するためには該被覆の厚さは最低１．５μｍ
なければならない。従って、ワイヤボンディング部及び
ガラス封止部のアルミニウム被覆を同時に行う場合には
、アルミニウム被覆層の厚さを１．５〜５μｍの範囲に
制限する必要があり、これによってガラス封止性とワイ
ヤボンディング性の改良を同時に行うことができる。尚
、ガラス封止部とワイヤボンディング部の被覆を別々に
実施する場合にはガラス封止部におけるアルミニウム層
の厚さは、当然のことながら、１．５μｍ以下であって
も有効である。
特に、現在広く行われているロールクラッド法では品質
面で問題があるだけでなく、アルミニウム被覆層がスト
ライブ状とならざるを得ず、今後のパッケージ形態であ
るＱｕａｄ型にも追従できないという欠陥がある。
面で問題があるだけでなく、アルミニウム被覆層がスト
ライブ状とならざるを得ず、今後のパッケージ形態であ
るＱｕａｄ型にも追従できないという欠陥がある。
尚、上記表１の如き各種薄膜形成法、並びに条件下での
封止性の差異については、現在のところその原因は定か
ではないが、イオンプレーティング法で形成したアルミ
ニウム薄膜が他の方法より得られたものと比べて結晶粒
径が小さく、粒界が多いことによりアルミニウム被覆層
とガラスとの間の拡散が促進されるためであろうと考え
られる。
封止性の差異については、現在のところその原因は定か
ではないが、イオンプレーティング法で形成したアルミ
ニウム薄膜が他の方法より得られたものと比べて結晶粒
径が小さく、粒界が多いことによりアルミニウム被覆層
とガラスとの間の拡散が促進されるためであろうと考え
られる。
かくして、本発明によれば、該半導体装置用リードフレ
ーム上のガラス封止部に相当する位置にアルミニウム被
覆層を形成するが、これは、アルミニウムを所定の条件
下でイオンプレーティングすることにより実施でき、そ
れによって上述した欠点をことごとく解消した半導体装
置用リードフレームを提供することができるのである。
ーム上のガラス封止部に相当する位置にアルミニウム被
覆層を形成するが、これは、アルミニウムを所定の条件
下でイオンプレーティングすることにより実施でき、そ
れによって上述した欠点をことごとく解消した半導体装
置用リードフレームを提供することができるのである。
以下、本発明を第１図を参照しつつ更に詳細に説明する
。第１図は本発明によるリードフレームを使用した半導
体集積回路装置のパッケージを断面で示した図である。
。第１図は本発明によるリードフレームを使用した半導
体集積回路装置のパッケージを断面で示した図である。
同図において、第２図および第３図と同一部分について
は、同一番号を付してその説明を省略する。
は、同一番号を付してその説明を省略する。
即ち、本発明ではリードフレーム１１のガラス封止部１
２に相当する部分に、バイアス電圧１ＫＶ以上、蒸着速
度２０ＯＡ ／秒以下もしくは５００八／秒以上の条件
下で、イオンプレーティングにて馳被覆層１３を厚さ１
．５〜５μｍで形成したものである。
２に相当する部分に、バイアス電圧１ＫＶ以上、蒸着速
度２０ＯＡ ／秒以下もしくは５００八／秒以上の条件
下で、イオンプレーティングにて馳被覆層１３を厚さ１
．５〜５μｍで形成したものである。
第１図においては、このアルミニウム被覆層１３をパッ
ケージ封止部の片面にのみ設けた場合を示したが、この
被覆層は勿論両面に形成されていてもよい。
ケージ封止部の片面にのみ設けた場合を示したが、この
被覆層は勿論両面に形成されていてもよい。
実施例
以下、本発明を実施例により更に具体的に説明する。
板厚が０．２５ｍｍである４２％Ｎｉ−Ｆｅ合金からな
るす−ドフレーム基材に高周波イオンプレーティング法
により、初期真空度を５ Ｘ １Ｏ−６Ｔｏｒｒ、アル
ゴンガス導入後のガス圧を５ Ｘ １０−’Ｔｏｒｒと
し、高周波出力２００Ｗにてアルゴンガスを励起し、５
分間のイオンボンバードを施した後そのまま、バイアス
電圧を１．５ＫＶ、蒸着速度１５０八／秒の条件にて、
アルミニウム被覆層を３μｍ厚に形成した。
るす−ドフレーム基材に高周波イオンプレーティング法
により、初期真空度を５ Ｘ １Ｏ−６Ｔｏｒｒ、アル
ゴンガス導入後のガス圧を５ Ｘ １０−’Ｔｏｒｒと
し、高周波出力２００Ｗにてアルゴンガスを励起し、５
分間のイオンボンバードを施した後そのまま、バイアス
電圧を１．５ＫＶ、蒸着速度１５０八／秒の条件にて、
アルミニウム被覆層を３μｍ厚に形成した。
一方、同一基材に５ Ｘｌ０−６Ｔｏｒｒ、蒸着速度１
５０八／秒の条件で真空蒸着法にて、同じ厚さのアルミ
ニウム被覆層を形成したリードフレームと、ロールクラ
ッド法による６μｍ厚のアルミニウム被覆層を形成した
リードフレームを用意した。
５０八／秒の条件で真空蒸着法にて、同じ厚さのアルミ
ニウム被覆層を形成したリードフレームと、ロールクラ
ッド法による６μｍ厚のアルミニウム被覆層を形成した
リードフレームを用意した。
これら３つのリードフレームを用いてアルミナ基材、Ｐ
ｂＯＢ２Ｏ３系低融点ガラスにより封止を行ない熱衝撃
サイクル試験後Ｈｅ１Ｊ−クチストを行なった結果、ロ
ールクラッド法、真空蒸着法によりアルミニウム被覆層
を形成したリードフレームについてはリークが認められ
たが、本発明に従ってイオンプレーティングによりアル
ミニウム被覆層を形成したリードフレームについては、
リ−りは全くＳ忍められなかった。
ｂＯＢ２Ｏ３系低融点ガラスにより封止を行ない熱衝撃
サイクル試験後Ｈｅ１Ｊ−クチストを行なった結果、ロ
ールクラッド法、真空蒸着法によりアルミニウム被覆層
を形成したリードフレームについてはリークが認められ
たが、本発明に従ってイオンプレーティングによりアル
ミニウム被覆層を形成したリードフレームについては、
リ−りは全くＳ忍められなかった。
発明の効果
以上から明らかなように、半導体装置用リードフレーム
において、そのガラス封止部に対応する部分に、本発明
に従って上記所定のイオンプレーティング条件下で片面
あるいは両面にアルミニウム被覆層を形成せしめること
により、封止信頼性を著しく向上させることができ、且
つ今後のパッケージ形態の動向として注目されるＱｕａ
ｄ型にも十分追従が可能な半導体装置用リードフレーム
を提供することができるのである。
において、そのガラス封止部に対応する部分に、本発明
に従って上記所定のイオンプレーティング条件下で片面
あるいは両面にアルミニウム被覆層を形成せしめること
により、封止信頼性を著しく向上させることができ、且
つ今後のパッケージ形態の動向として注目されるＱｕａ
ｄ型にも十分追従が可能な半導体装置用リードフレーム
を提供することができるのである。
第１図は本発明によるリードフレームを使用したガラス
−セラミック封止型パ゛ツケージの断面図であり、第２
図は従来のガラス−セラミック封止型パッケージの分解
部品配列斜視図であり、第３図は第２図のパッケージの
断面図である。 （主な参照番号） １ 半導体チップ、 ２ 凹部、 ３ セラミックベース、 ４．９ 低融点ガラス層、 ５ リード、６ アルミニ
ウムワイヤ、 ７ セラミックキャップ、 ８ 凹部、１１ リー
ドフレーム、 １２ ガラス封止部、１３ アルミ
ニウム被覆層、 １４ ワイヤボンディング部 特許出願人 住友電気工業株式会社 新技術開発事業団 村山 洋−
−セラミック封止型パ゛ツケージの断面図であり、第２
図は従来のガラス−セラミック封止型パッケージの分解
部品配列斜視図であり、第３図は第２図のパッケージの
断面図である。 （主な参照番号） １ 半導体チップ、 ２ 凹部、 ３ セラミックベース、 ４．９ 低融点ガラス層、 ５ リード、６ アルミニ
ウムワイヤ、 ７ セラミックキャップ、 ８ 凹部、１１ リー
ドフレーム、 １２ ガラス封止部、１３ アルミ
ニウム被覆層、 １４ ワイヤボンディング部 特許出願人 住友電気工業株式会社 新技術開発事業団 村山 洋−
Claims (4)
- （１）リードフレーム本体と、そのパッケージ封止部の
少なくとも片面に設けられたアルミニウム被覆層とを具
備し、該アルミニウム被覆層は厚さが５μｍ以下であり
、バイアス電圧１ＫＶ以上、蒸着速度２００Å／秒以下
もしくは５００Å／秒以上なる条件下でのイオンプレー
ティングによって形成されたものであることを特徴とす
る半導体装置用リードフレーム。 - （２）半導体装置が低融点ガラス封止型であることを特
徴とする特許請求の範囲第１項記載の半導体装置用リー
ドフレーム。 - （３）前記リードフレームのワイヤボンディング部にも
アルミニウム被覆層を設けたことを特徴とする特許請求
の範囲第１項または第２項に記載の半導体装置用リード
フレーム。 - （４）該アルミニウム被覆層の厚さが１．５〜５．０μ
ｍの範囲内にあることを特徴とする特許請求の範囲第３
項記載の半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249247A JPS61127155A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249247A JPS61127155A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127155A true JPS61127155A (ja) | 1986-06-14 |
Family
ID=17190112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59249247A Pending JPS61127155A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063435A (en) * | 1987-01-16 | 1991-11-05 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
-
1984
- 1984-11-26 JP JP59249247A patent/JPS61127155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063435A (en) * | 1987-01-16 | 1991-11-05 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4530029A (en) | Capacitive pressure sensor with low parasitic capacitance | |
| US3716907A (en) | Method of fabrication of semiconductor device package | |
| US4480013A (en) | Substrate for use in semiconductor apparatus | |
| US5945732A (en) | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package | |
| JPH03116948A (ja) | 超高周波ｉｃ用窒化アルミニウムパッケージ | |
| US3405224A (en) | Sealed enclosure for electronic device | |
| US5463248A (en) | Semiconductor package using an aluminum nitride substrate | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS61127155A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| JP7507682B2 (ja) | 半導体パッケージ用ステム | |
| US4605533A (en) | Lead frame coated with aluminum as a packaging material in integrated circuits | |
| US5150196A (en) | Hermetic sealing of wafer scale integrated wafer | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| US5006143A (en) | Method of producing a joined article through bonding with low melting point glass | |
| JPS6115355A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS60101957A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH0574941B2 (ja) | ||
| US5541451A (en) | Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions | |
| JPS617645A (ja) | 半導体装置用金属材料 | |
| JPS62169458A (ja) | 半導体装置 | |
| JPS61287247A (ja) | 半導体装置の封止方法 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JPH0472749A (ja) | リードフレーム | |
| JPS62285456A (ja) | ガラス封止型半導体装置用リ−ドフレ−ム |