JPH0575146A - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JPH0575146A JPH0575146A JP3236491A JP23649191A JPH0575146A JP H0575146 A JPH0575146 A JP H0575146A JP 3236491 A JP3236491 A JP 3236491A JP 23649191 A JP23649191 A JP 23649191A JP H0575146 A JPH0575146 A JP H0575146A
- Authority
- JP
- Japan
- Prior art keywords
- positive resist
- resist pattern
- semiconductor device
- gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 デュアルゲートを備えた電界効果型半導体装
置の製造方法に関し、高性能化（高周波化、低雑音化な
ど）のために、該半導体装置の微細化を可能にする。 【構成】 工程（ア）〜（エ）：（ア）化合物半導体基
板１１、１２の上に細線状のネガレジストパターン１５
Ａを形成する工程、（イ）ネガレジストパターンおよび
前記化合物半導体基板の上にポジレジストを塗布し、露
光および現像により前記ネガレジストパターンの両側に
ゲート形状開口２０Ａ、２０Ｂを有するポジレジストパ
ターン１８を形成する工程、（ウ）全面に金属膜を被着
する工程、（エ）前記ネガレジストパターン１５Ａおよ
びポジレジストパターン１８を除去し、その上の金属膜
２１を選択的に除去して、２つのゲート電極２３、２４
を形成する工程、を含んでなるようにデュアルゲート電
界効果型半導体装置の製造方法を構成する。
置の製造方法に関し、高性能化（高周波化、低雑音化な
ど）のために、該半導体装置の微細化を可能にする。 【構成】 工程（ア）〜（エ）：（ア）化合物半導体基
板１１、１２の上に細線状のネガレジストパターン１５
Ａを形成する工程、（イ）ネガレジストパターンおよび
前記化合物半導体基板の上にポジレジストを塗布し、露
光および現像により前記ネガレジストパターンの両側に
ゲート形状開口２０Ａ、２０Ｂを有するポジレジストパ
ターン１８を形成する工程、（ウ）全面に金属膜を被着
する工程、（エ）前記ネガレジストパターン１５Ａおよ
びポジレジストパターン１８を除去し、その上の金属膜
２１を選択的に除去して、２つのゲート電極２３、２４
を形成する工程、を含んでなるようにデュアルゲート電
界効果型半導体装置の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果型トランジス
タの半導体装置、より詳しくは、デュアルゲートを備え
た電界効果型半導体装置の製造方法に関する。
タの半導体装置、より詳しくは、デュアルゲートを備え
た電界効果型半導体装置の製造方法に関する。
【０００２】
【従来の技術】デュアルゲート電界効果型半導体装置
は、図１に示すように、化合物半導体の半絶縁性基板１
とその上のエピタキシャル活性層２とからなる半導体基
板３、該基板３上のソース電極４、ドレイン電極５、そ
してこれら電極の間の二つのゲート電極６、７からな
る。このデュアルゲート電界効果型半導体装置を従来は
次のようにして製造している。
は、図１に示すように、化合物半導体の半絶縁性基板１
とその上のエピタキシャル活性層２とからなる半導体基
板３、該基板３上のソース電極４、ドレイン電極５、そ
してこれら電極の間の二つのゲート電極６、７からな
る。このデュアルゲート電界効果型半導体装置を従来は
次のようにして製造している。
【０００３】まず、ＧａＡｓ、ＩｎＰなどの化合物半導
体基板１の上にエピタキシャル成長法によって化合物半
導体の活性層２を形成する。この活性層２の上に、スパ
ッタリング法や真空蒸着法によって電極金属（例えば、
ＡｕＧｅ）を堆積させて金属膜を形成し、リソグラフィ
ー技術によって所定パターンのソース電極４およびドレ
イン電極５を形成し、熱処理を施す。次に、全面にポジ
レジストを塗布してレジスト層を形成し、ゲート電極形
状パターンを露光し、現像してポジレジストパターン
（図示せず）を形成する。このレジストパターン付き半
導体基板の全面に金属を真空中でスパッタリングないし
真空蒸着によって被着して金属膜とし、ポジレジストパ
ターンを溶剤で除去し、そのときにレジスト上の金属膜
部分（大部分）を同時に除去して（いわゆる、リフトオ
フによって）、図１のようにゲート電極５、６を形成し
ている。
体基板１の上にエピタキシャル成長法によって化合物半
導体の活性層２を形成する。この活性層２の上に、スパ
ッタリング法や真空蒸着法によって電極金属（例えば、
ＡｕＧｅ）を堆積させて金属膜を形成し、リソグラフィ
ー技術によって所定パターンのソース電極４およびドレ
イン電極５を形成し、熱処理を施す。次に、全面にポジ
レジストを塗布してレジスト層を形成し、ゲート電極形
状パターンを露光し、現像してポジレジストパターン
（図示せず）を形成する。このレジストパターン付き半
導体基板の全面に金属を真空中でスパッタリングないし
真空蒸着によって被着して金属膜とし、ポジレジストパ
ターンを溶剤で除去し、そのときにレジスト上の金属膜
部分（大部分）を同時に除去して（いわゆる、リフトオ
フによって）、図１のようにゲート電極５、６を形成し
ている。
【０００４】
【発明が解決しようとする課題】デュアルゲート電界効
果半導体装置（トランジスタ）の高性能化（高周波化、
低雑音化など）のためには、半導体装置の微細化を図る
必要がある。従来の製造方法では、デュアルゲート自身
の微細化およびこれらゲート間の電極距離を0.２５μｍ
以下にすることは難しい。通常の場合に、レジスト現像
のラインアンドスペースに依存しており、この電極距離
は0.５μｍ程度までにしか狭くならない。
果半導体装置（トランジスタ）の高性能化（高周波化、
低雑音化など）のためには、半導体装置の微細化を図る
必要がある。従来の製造方法では、デュアルゲート自身
の微細化およびこれらゲート間の電極距離を0.２５μｍ
以下にすることは難しい。通常の場合に、レジスト現像
のラインアンドスペースに依存しており、この電極距離
は0.５μｍ程度までにしか狭くならない。
【０００５】本発明の目的は、デュアルゲート電界効果
半導体装置の微細化を可能にする製造方法を提供するこ
とである。
半導体装置の微細化を可能にする製造方法を提供するこ
とである。
【０００６】
上述の目的が、工程（ア）〜（エ）： （ア）化合物半導体基板の上に細線状のネガレジストパ
ターンを形成する工程、（イ）該ネガレジストパターン
および化合物半導体基板の上にポジレジストを塗布し、
露光および現像により該ネガレジストパターンの両側に
ゲート形状開口を有するポジレジストパターンを形成す
る工程、（ウ）全面に金属膜を被着する工程、（エ）該
ネガレジストパターンおよびポジレジストパターンを除
去し、その上の金属膜を選択的に除去して、２つのゲー
ト電極を形成する工程、を含んでなることを特徴とする
電界効果型半導体装置の製造方法によって達成される。
ターンを形成する工程、（イ）該ネガレジストパターン
および化合物半導体基板の上にポジレジストを塗布し、
露光および現像により該ネガレジストパターンの両側に
ゲート形状開口を有するポジレジストパターンを形成す
る工程、（ウ）全面に金属膜を被着する工程、（エ）該
ネガレジストパターンおよびポジレジストパターンを除
去し、その上の金属膜を選択的に除去して、２つのゲー
ト電極を形成する工程、を含んでなることを特徴とする
電界効果型半導体装置の製造方法によって達成される。
【０００７】ポジレジストパターン形成工程が、ネガレ
ジストパターンおよび化合物半導体基板の上に低感度ポ
ジレジストを塗布しプリベークして第１ポジレジスト層
を形成し、その上に高感度ポジレジストを塗布しプリベ
ークして第２ポジレジスト層を形成し、これらポジレジ
スト層を電子ビームによって、ゲート電極対応箇所には
高ドーズ量にて、その周辺箇所には低ドーズ量にて露光
し、そして、現像することから構成されてもよい。
ジストパターンおよび化合物半導体基板の上に低感度ポ
ジレジストを塗布しプリベークして第１ポジレジスト層
を形成し、その上に高感度ポジレジストを塗布しプリベ
ークして第２ポジレジスト層を形成し、これらポジレジ
スト層を電子ビームによって、ゲート電極対応箇所には
高ドーズ量にて、その周辺箇所には低ドーズ量にて露光
し、そして、現像することから構成されてもよい。
【０００８】ポジレジストパターン形成工程において、
露光パターンは、通常、ゲート電極対応箇所を含む一つ
であるが、二つのゲート電極対応箇所の二つとすること
も可能である。
露光パターンは、通常、ゲート電極対応箇所を含む一つ
であるが、二つのゲート電極対応箇所の二つとすること
も可能である。
【０００９】
【作用】本発明では、ネガレジストを用いると極微細な
孤立レジストパターン（細線状レジストパターン）の形
成が容易であり、ポジレジストを用いると微細な開口を
有するレジストパターンの形成が容易であるとの利点を
組合せて、レジスト層にゲート電極形状の開口を形成す
る。ネガレジスト層の上にポジレジストを塗布してもミ
キシングが発生しないし、さらに、ポジレジスト層の現
像時にネガレジストは溶解しないので、細線状レジスト
パターンが残ってその両側に開口を形成することができ
る。
孤立レジストパターン（細線状レジストパターン）の形
成が容易であり、ポジレジストを用いると微細な開口を
有するレジストパターンの形成が容易であるとの利点を
組合せて、レジスト層にゲート電極形状の開口を形成す
る。ネガレジスト層の上にポジレジストを塗布してもミ
キシングが発生しないし、さらに、ポジレジスト層の現
像時にネガレジストは溶解しないので、細線状レジスト
パターンが残ってその両側に開口を形成することができ
る。
【００１０】ポジレジスト層を第１および第２ポジレジ
スト層の２層構造とする際のミキシングを回避するため
に、第１ポジレジスト層のプリベークを行ってから第２
ポジレジストの塗布を行う。そして、第２ポジレジスト
層だけの開口に注目するならば、これは第１ポジレジス
ト層の開口よりも大きく、ゲート電極の断面積を大きく
してゲート電極の抵抗が高くなるのを防止できる。
スト層の２層構造とする際のミキシングを回避するため
に、第１ポジレジスト層のプリベークを行ってから第２
ポジレジストの塗布を行う。そして、第２ポジレジスト
層だけの開口に注目するならば、これは第１ポジレジス
ト層の開口よりも大きく、ゲート電極の断面積を大きく
してゲート電極の抵抗が高くなるのを防止できる。
【００１１】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。図２〜図８は、
本発明に係る製造方法にしたがってデュアルゲート電界
効果半導体装置を製作している過程を説明する概略断面
図である。
様例によって本発明を詳細に説明する。図２〜図８は、
本発明に係る製造方法にしたがってデュアルゲート電界
効果半導体装置を製作している過程を説明する概略断面
図である。
【００１２】図２に示すように、従来と同様に半絶縁性
半導体基板１１の上に活性層１２をエピタキシャル成長
で形成する。例えば、半絶縁性ＧａＡｓ基板１１の上に
ｎ−ＧａＡｓエピタキシャル活性層１２をＣＶＤ法によ
って厚さ１００nmで形成する。そして、活性層１２の上
に相対向してソース電極１３およびドレイン電極１４を
形成する。例えば、活性層１２の上にレジストを塗布
し、露光、現像してソース電極およびドレイン電極の開
口を有するレジストパターン（図示せず）を形成し、全
面に電極金属（ＡｕＧｅ）を厚さ約２００nmで真空蒸着
し、レジストパターンの除去によるリフトオフ法でソー
ス電極１３およびドレイン電極１４を形成する。電極形
成後に、４５０℃×数分の熱処理を行ってオーミックコ
ンタクトとする。
半導体基板１１の上に活性層１２をエピタキシャル成長
で形成する。例えば、半絶縁性ＧａＡｓ基板１１の上に
ｎ−ＧａＡｓエピタキシャル活性層１２をＣＶＤ法によ
って厚さ１００nmで形成する。そして、活性層１２の上
に相対向してソース電極１３およびドレイン電極１４を
形成する。例えば、活性層１２の上にレジストを塗布
し、露光、現像してソース電極およびドレイン電極の開
口を有するレジストパターン（図示せず）を形成し、全
面に電極金属（ＡｕＧｅ）を厚さ約２００nmで真空蒸着
し、レジストパターンの除去によるリフトオフ法でソー
ス電極１３およびドレイン電極１４を形成する。電極形
成後に、４５０℃×数分の熱処理を行ってオーミックコ
ンタクトとする。
【００１３】図３に示すように、表出している活性層１
２および電極１３、１４の上にネガレジスト（例えば、
SAL601-ER7：シプレイ・ファーイースト株式会社商品）
を塗布してネガレジスト層１５とし、電子ビーム１６に
てデュアルゲートのゲート間の間隙形状を露光（描画）
する。例えば、厚さ0.５μｍのネガレジスト層１５に幅
0.２μｍの電子ビーム１６を加速電圧３０ｋｅＶ：ドー
ズ量５０×１０-6クーロン／cm2 で照射する。
２および電極１３、１４の上にネガレジスト（例えば、
SAL601-ER7：シプレイ・ファーイースト株式会社商品）
を塗布してネガレジスト層１５とし、電子ビーム１６に
てデュアルゲートのゲート間の間隙形状を露光（描画）
する。例えば、厚さ0.５μｍのネガレジスト層１５に幅
0.２μｍの電子ビーム１６を加速電圧３０ｋｅＶ：ドー
ズ量５０×１０-6クーロン／cm2 で照射する。
【００１４】図４に示すように、ネガレジスト層１５を
現像して、照射部分の細線状孤立レジストパターン１５
Ａを残し、領域１７に活性層１２が表出する。例えば、
有機アルカリ溶液にて非照射部分を溶解する現像で、幅
0.２μｍの細線状立レジストパターン１５Ａとする。次
に、図５に示すように、全面にポジレジスト( 例えば、
ZCMR-100：日本ゼオン株式会社商品）を塗布してポジレ
ジスト層１８とし、電子ビーム１９にてデュアルゲート
まとめてのサイズ（一つの露光パターン）で露光（描
画）する。例えば、厚さ0.６μｍのポジレジスト層１８
に幅0.６μｍの電子ビーム１９を加速電圧３０ｋｅＶ：
ドーズ量１５０×１０-6クーロン／cm2 で照射する。
現像して、照射部分の細線状孤立レジストパターン１５
Ａを残し、領域１７に活性層１２が表出する。例えば、
有機アルカリ溶液にて非照射部分を溶解する現像で、幅
0.２μｍの細線状立レジストパターン１５Ａとする。次
に、図５に示すように、全面にポジレジスト( 例えば、
ZCMR-100：日本ゼオン株式会社商品）を塗布してポジレ
ジスト層１８とし、電子ビーム１９にてデュアルゲート
まとめてのサイズ（一つの露光パターン）で露光（描
画）する。例えば、厚さ0.６μｍのポジレジスト層１８
に幅0.６μｍの電子ビーム１９を加速電圧３０ｋｅＶ：
ドーズ量１５０×１０-6クーロン／cm2 で照射する。
【００１５】図６に示すように、ネガレジストを溶解し
ない現像液でポジレジスト層１８を現像して、照射部分
の開口２０を明け、その中にネガレジストパターン１５
Ａを残す。このポジレジスト層１８の開口２０とネガレ
ジストパターン１５Ａとでゲート電極形状開口２０Ａ、
２０Ｂが規定される。例えば、有機溶液（メチルエチル
ケトン）にて照射部分を溶解する現像で、幅0.６μｍの
デュアルゲート全体パターン開口２０が明けられ、その
中に開口２０Ａ、２０Ｂがあって、活性層１２が表出し
ている。
ない現像液でポジレジスト層１８を現像して、照射部分
の開口２０を明け、その中にネガレジストパターン１５
Ａを残す。このポジレジスト層１８の開口２０とネガレ
ジストパターン１５Ａとでゲート電極形状開口２０Ａ、
２０Ｂが規定される。例えば、有機溶液（メチルエチル
ケトン）にて照射部分を溶解する現像で、幅0.６μｍの
デュアルゲート全体パターン開口２０が明けられ、その
中に開口２０Ａ、２０Ｂがあって、活性層１２が表出し
ている。
【００１６】図７に示すように、全面にゲート金属を被
着させることで、レジストパターン１５Ａおよび１８上
に金属膜２１を形成し、同時に開口２０Ａ、２０Ｂの所
で直接に活性層１２上に第１ゲート電極２３およびゲー
ト電極２４を形成する。例えば、Ａｌを真空蒸着法によ
って厚さ0.５μｍで全面に被着させる。そして、図８に
示すように、レジストパターン１５Ａおよび１８を溶剤
（レジストのリムーバー）で除去し、レジストパターン
上の金属膜２１をも除去する（リフトオフする）。この
ようにしてデュアルゲート電極２３、２４が完成して、
電界効果半導体装置が得られる。これらゲート電極２
３、２４はそれぞれ幅が0.２μｍであり、かつこれらゲ
ート電極の間隔も0.２μｍであって、デュアルゲートの
微細化が達成される。尚、図８の半導体装置は寸法の相
違を除けば、基本的に図１の半導体装置と同じ構造であ
る。
着させることで、レジストパターン１５Ａおよび１８上
に金属膜２１を形成し、同時に開口２０Ａ、２０Ｂの所
で直接に活性層１２上に第１ゲート電極２３およびゲー
ト電極２４を形成する。例えば、Ａｌを真空蒸着法によ
って厚さ0.５μｍで全面に被着させる。そして、図８に
示すように、レジストパターン１５Ａおよび１８を溶剤
（レジストのリムーバー）で除去し、レジストパターン
上の金属膜２１をも除去する（リフトオフする）。この
ようにしてデュアルゲート電極２３、２４が完成して、
電界効果半導体装置が得られる。これらゲート電極２
３、２４はそれぞれ幅が0.２μｍであり、かつこれらゲ
ート電極の間隔も0.２μｍであって、デュアルゲートの
微細化が達成される。尚、図８の半導体装置は寸法の相
違を除けば、基本的に図１の半導体装置と同じ構造であ
る。
【００１７】図５に示した電子ビーム露光において、電
子ビーム１９の位置を図面上で左（または右）にずらす
ならば、第１ゲート電極２３の幅が少し大きくなり、一
方第２ゲート電極２４の幅が少し小さくなる。このよう
にゲート電極の幅を異なるようにすることもできる。ま
た、図９および図１０に示すように、ポジレジスト層１
８の電子ビーム露光において、図５の電子ビーム１９の
代わりに二つの電子ビーム３１Ａ、３１Ｂとし、露光現
像を行うこともできる。これら電子ビーム３１Ａ、３１
Ｂのパターン形状はゲート電極２３、２４の形状であ
り、現像してポジレジスト層１８に開口２０Ａ、２０Ｂ
が明けられる。この場合には、電子ビーム３１Ａ、３１
Ｂのパターン形状を変えることで、ゲート電極幅をコン
トロールでき、異なる電極幅とすることもできる。変え
ることができる。尚、図９〜１０ではソース・ドレイン
電極を省略してある。
子ビーム１９の位置を図面上で左（または右）にずらす
ならば、第１ゲート電極２３の幅が少し大きくなり、一
方第２ゲート電極２４の幅が少し小さくなる。このよう
にゲート電極の幅を異なるようにすることもできる。ま
た、図９および図１０に示すように、ポジレジスト層１
８の電子ビーム露光において、図５の電子ビーム１９の
代わりに二つの電子ビーム３１Ａ、３１Ｂとし、露光現
像を行うこともできる。これら電子ビーム３１Ａ、３１
Ｂのパターン形状はゲート電極２３、２４の形状であ
り、現像してポジレジスト層１８に開口２０Ａ、２０Ｂ
が明けられる。この場合には、電子ビーム３１Ａ、３１
Ｂのパターン形状を変えることで、ゲート電極幅をコン
トロールでき、異なる電極幅とすることもできる。変え
ることができる。尚、図９〜１０ではソース・ドレイン
電極を省略してある。
【００１８】さらに、別の実施態様として、上述したよ
うにして図４のネガレジストパターン１５Ａを形成した
後で、ポジレジスト層１８（図５）の代わりに、図１１
に示すように、低感度ポジレジスト層４１および高感度
ポジレジスト層４２の２層構造を採用することもでき
る。この場合には、全面に低感度ポジレジストを塗布
し、プリベークしてポジレジスト層４１とし、その上に
高感度ポジレジストを塗布し、プリベークしてポジレジ
スト層４２とする。プリベークによってこれらレジスト
のミキシングが防止できる。そして、電子ビーム露光す
る際に、電子ビームを図１１のように中央の高ドーズ量
部分４３Ａと両サイドの低ドーズ量部分４３Ｂとで構成
する。この高ドーズ量部分４３Ａの電子ビームが図５で
の電子ビーム１９に相当するものである。
うにして図４のネガレジストパターン１５Ａを形成した
後で、ポジレジスト層１８（図５）の代わりに、図１１
に示すように、低感度ポジレジスト層４１および高感度
ポジレジスト層４２の２層構造を採用することもでき
る。この場合には、全面に低感度ポジレジストを塗布
し、プリベークしてポジレジスト層４１とし、その上に
高感度ポジレジストを塗布し、プリベークしてポジレジ
スト層４２とする。プリベークによってこれらレジスト
のミキシングが防止できる。そして、電子ビーム露光す
る際に、電子ビームを図１１のように中央の高ドーズ量
部分４３Ａと両サイドの低ドーズ量部分４３Ｂとで構成
する。この高ドーズ量部分４３Ａの電子ビームが図５で
の電子ビーム１９に相当するものである。
【００１９】露光現像すると、図１２に示すような開口
４４が高感度ポジレジスト層４２に形成され、この開口
４４の中にさらにゲート電極形状の開口２０Ａ、２０Ｂ
が低感度ポジレジスト層４１に明けられる。図１３に示
すように、全面にゲート金属（Ａｌ）を被着させること
で、レジストパターン上に金属膜４５を形成し、同時に
開口２０Ａ、２０Ｂの所で活性層１２と直接に接触する
部分と表出している低感度ポジレジスト層４１上に載っ
ている部分とからなる第１ゲート電極４６およびゲート
電極４７を形成する。そして、図１４に示すように、レ
ジストパターン４１および４２を溶剤（レジストのリム
ーバー）で除去し、レジストパターン上の金属膜４５を
も除去する（リフトオフする）。このようにしてデュア
ルゲート電極４６、４７が完成して、電界効果半導体装
置が得られる。この場合のゲート電極４６、４７はそれ
ぞれがＬ字形状断面を有し、水平部分が付加されている
わけでその分だけてゲート電極自身の抵抗を下げること
ができる。
４４が高感度ポジレジスト層４２に形成され、この開口
４４の中にさらにゲート電極形状の開口２０Ａ、２０Ｂ
が低感度ポジレジスト層４１に明けられる。図１３に示
すように、全面にゲート金属（Ａｌ）を被着させること
で、レジストパターン上に金属膜４５を形成し、同時に
開口２０Ａ、２０Ｂの所で活性層１２と直接に接触する
部分と表出している低感度ポジレジスト層４１上に載っ
ている部分とからなる第１ゲート電極４６およびゲート
電極４７を形成する。そして、図１４に示すように、レ
ジストパターン４１および４２を溶剤（レジストのリム
ーバー）で除去し、レジストパターン上の金属膜４５を
も除去する（リフトオフする）。このようにしてデュア
ルゲート電極４６、４７が完成して、電界効果半導体装
置が得られる。この場合のゲート電極４６、４７はそれ
ぞれがＬ字形状断面を有し、水平部分が付加されている
わけでその分だけてゲート電極自身の抵抗を下げること
ができる。
【００２０】
【発明の効果】以上説明したように、本発明に係る製造
方法によってデュアルゲートを従来よりも微細に成形す
ることができ、高周波化、低雑音化などの高性能デュア
ルゲート電界効果型半導体装置を製作することができ
る。
方法によってデュアルゲートを従来よりも微細に成形す
ることができ、高周波化、低雑音化などの高性能デュア
ルゲート電界効果型半導体装置を製作することができ
る。
【図１】デュアルゲート電界効果型半導体装置の概略断
面図である。
面図である。
【図２】ソース・ドレイン電極を形成した半導体装置の
概略断面図である。
概略断面図である。
【図３】ネガレジスト層を露光している半導体装置の概
略断面図である。
略断面図である。
【図４】ネガレジストパターンを形成した半導体装置の
概略断面図である。
概略断面図である。
【図５】ポジレジスト層を露光している半導体装置の概
略断面図である。
略断面図である。
【図６】ポジレジスト層を現像した半導体装置の概略断
面図である。
面図である。
【図７】ゲート金属を被着した半導体装置の概略断面図
である。
である。
【図８】本発明の方法で製作されたデュアルゲート電界
効果型半導体装置の概略断面図である。
効果型半導体装置の概略断面図である。
【図９】二つの電子ビームパターンでポジレジスト層を
露光している半導体装置の概略断面図である。
露光している半導体装置の概略断面図である。
【図１０】ポジレジスト層を現像した半導体装置の概略
断面図である。
断面図である。
【図１１】ドーズ量の異なる電子ビームパターンでポジ
レジスト層を露光している半導体装置の概略断面図であ
る。
レジスト層を露光している半導体装置の概略断面図であ
る。
【図１２】ポジレジスト層を現像した半導体装置の概略
断面図である。
断面図である。
【図１３】ゲート金属を被着した半導体装置の概略断面
図である。
図である。
【図１４】Ｌ字形断面のデュアルゲートを有する電界効
果型半導体装置の概略断面図である。
果型半導体装置の概略断面図である。
１１…半絶縁性半導体基板 １２…活性層 １３、１４…ソース・ドレイン電極 １５…ネガレジスト層 １５Ａ…ネガレジストパターン １６、１９…電子ビーム １８…ポジレジスト層 ２０Ａ、２０Ｂ…ゲート電極形状開口 ２１…金属膜 ２３…第１ゲート電極 ２４…第２ゲート電極 ３１Ａ、３１Ｂ…電子ビーム ４１…低感度ネガレジスト層 ４２…高感度ネガレジスト層 ４６、４７…ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/338 29/812 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｓ 7739−4Ｍ 29/80 Ｆ
Claims (4)
- 【請求項１】 デュアルゲートを備えた電界効果型半導
体装置の製造方法において、下記工程（ア）〜（エ）： （ア）化合物半導体基板（１１、１２）の上に細線状の
ネガレジストパターン（１５Ａ）を形成する工程、 （イ）前記ネガレジストパターンおよび前記化合物半導
体基板の上にポジレジストを塗布し、露光および現像に
より前記ネガレジストパターンの両側にゲート形状開口
（２０Ａ、２０Ｂ）を有するポジレジストパターン（１
８）を形成する工程、 （ウ）全面に金属膜を被着する工程、 （エ）前記ネガレジストパターンおよびポジレジストパ
ターンを除去し、その上の金属膜（２１）を選択的に除
去して、２つのゲート電極（２３、２４）を形成する工
程、 を含んでなることを特徴とする電界効果型半導体装置の
製造方法。 - 【請求項２】 前記ポジレジストパターン形成工程が、
前記ネガレジストパターンおよび前記化合物半導体基板
の上に低感度ポジレジストを塗布しプリベークして第１
ポジレジスト層（４１）を形成し、その上に高感度ポジ
レジストを塗布しプリベークして第２ポジレジスト層
（４２）を形成し、これらポジレジスト層を電子ビーム
（４３Ａ、４３Ｂ）によって、ゲート電極対応箇所には
高ドーズ量にて、その周辺箇所には低ドーズ量にて露光
し、そして、現像することを特徴とする請求項１記載の
製造方法。 - 【請求項３】 前記ポジレジストパターン形成工程にお
いて、露光パターン（１９）がゲート電極対応箇所を含
む一つであることを特徴とする請求項１記載の製造方
法。 - 【請求項４】 前記ポジレジストパターン形成工程にお
いて、露光パターン（３１Ａ、３１Ｂ）がゲート電極対
応箇所のみの二つであることを特徴とする請求項１記載
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236491A JPH0575146A (ja) | 1991-09-17 | 1991-09-17 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236491A JPH0575146A (ja) | 1991-09-17 | 1991-09-17 | 電界効果型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575146A true JPH0575146A (ja) | 1993-03-26 |
Family
ID=17001522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236491A Withdrawn JPH0575146A (ja) | 1991-09-17 | 1991-09-17 | 電界効果型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575146A (ja) |
-
1991
- 1991-09-17 JP JP3236491A patent/JPH0575146A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2000039717A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JPH0575146A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| EP0332680B1 (en) | Process of forming a t-gate metal structure on a substrate | |
| JPH04111422A (ja) | 半導体装置の製造方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| EP1372191A2 (en) | Method for depositing a device feature on a substrate | |
| JPH04269756A (ja) | リフトオフ加工に適したレジスト膜 | |
| JPS62162334A (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPS63220575A (ja) | 半導体装置の製法 | |
| JP3169651B2 (ja) | 半導体装置の製造方法 | |
| JPH05114574A (ja) | 半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPH0334416A (ja) | レジストパターン形成方法 | |
| JP3105273B2 (ja) | レジストパターンの検査方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH03119734A (ja) | ゲート電極作成方法 | |
| JPS61245581A (ja) | 半導体装置の製造方法 | |
| JPH0571176B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |