JPH0576273B2 - - Google Patents
Info
- Publication number
- JPH0576273B2 JPH0576273B2 JP59062732A JP6273284A JPH0576273B2 JP H0576273 B2 JPH0576273 B2 JP H0576273B2 JP 59062732 A JP59062732 A JP 59062732A JP 6273284 A JP6273284 A JP 6273284A JP H0576273 B2 JPH0576273 B2 JP H0576273B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- current mirror
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/34—Modelling or simulation for control purposes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ホールモータ駆動回路などに用いら
れる四相信号発生回路に関する。
れる四相信号発生回路に関する。
ホールモータはホール素子（磁気感応素子）に
よりモータ回転位置を検出し、この検出出力を用
いてモータ駆動電流の切換えを行なつている。こ
の場合、ホール素子の出力信号は第１図に示すよ
うにデユーテイ比が１／２で互いに逆相の１組の
パルス信号Ha+，Ha-と、これより90度遅れたデ
ユーテイ比が１／２で互いに逆相の１組のパルス
信号Hb+，Hb-であり、これらのパルス信号に基
いてデユーテイ比はそれぞれ１／４で順次90度遅
れた四相の電流切換制御用のパルス信号P1〜P4
を生成するために四相信号発生回路が使用され
る。
よりモータ回転位置を検出し、この検出出力を用
いてモータ駆動電流の切換えを行なつている。こ
の場合、ホール素子の出力信号は第１図に示すよ
うにデユーテイ比が１／２で互いに逆相の１組の
パルス信号Ha+，Ha-と、これより90度遅れたデ
ユーテイ比が１／２で互いに逆相の１組のパルス
信号Hb+，Hb-であり、これらのパルス信号に基
いてデユーテイ比はそれぞれ１／４で順次90度遅
れた四相の電流切換制御用のパルス信号P1〜P4
を生成するために四相信号発生回路が使用され
る。
この種の従来の四相信号発生回路は第２図に示
すように構成されている。即ち、Q1およびQ2は
各エミツタが共通接続され、各ベースに対応して
前記Ha+，Ha-信号が印加された第１の差動対を
なすトランジスタであり、そのエミツタ相互接続
点と第１電源（接地端）VEEとの間には定電流源
Ｉが接続されている。Q3およびQ4は各エミツタ
が共通接続されて前記トランジスタQ1のコレク
タに接続され、各ベースに対応して前記Hb+，
Hb-信号が印加された第２の差動対をなすトラン
ジスタである。Q5およびQ6は各エミツタが共通
接続されて前記トランジスタQ2のコレクタに接
続され、各ベースに対応して前記Hb+，Hb-信号
が印加された第３の差動対をなすトランジスタで
ある。一方、第１〜第４のカレントミラー回路
CM1〜CM4のそれぞれは、ベース・コレクタ相
互が接続された入力側のトランジスタＱと、この
トランジスタＱとの間でベース相互およびエミツ
タ相互が接続された出力側のトランジスタQ′と
からなり、上記エミツタに第２電源（VCC電源）
が接続されている。そして、上記第１〜第４のカ
レントミラー回路CM1〜CM4は各対応して、そ
の入力側のトランジスタＱのコレクタが前記トラ
ンジスタQ3，Q4，Q5，Q6のコレクタに接続さ
れ、その出力側のトランジスタQ′のコレクタが
出力ノードN1〜N4に接続されている。
すように構成されている。即ち、Q1およびQ2は
各エミツタが共通接続され、各ベースに対応して
前記Ha+，Ha-信号が印加された第１の差動対を
なすトランジスタであり、そのエミツタ相互接続
点と第１電源（接地端）VEEとの間には定電流源
Ｉが接続されている。Q3およびQ4は各エミツタ
が共通接続されて前記トランジスタQ1のコレク
タに接続され、各ベースに対応して前記Hb+，
Hb-信号が印加された第２の差動対をなすトラン
ジスタである。Q5およびQ6は各エミツタが共通
接続されて前記トランジスタQ2のコレクタに接
続され、各ベースに対応して前記Hb+，Hb-信号
が印加された第３の差動対をなすトランジスタで
ある。一方、第１〜第４のカレントミラー回路
CM1〜CM4のそれぞれは、ベース・コレクタ相
互が接続された入力側のトランジスタＱと、この
トランジスタＱとの間でベース相互およびエミツ
タ相互が接続された出力側のトランジスタQ′と
からなり、上記エミツタに第２電源（VCC電源）
が接続されている。そして、上記第１〜第４のカ
レントミラー回路CM1〜CM4は各対応して、そ
の入力側のトランジスタＱのコレクタが前記トラ
ンジスタQ3，Q4，Q5，Q6のコレクタに接続さ
れ、その出力側のトランジスタQ′のコレクタが
出力ノードN1〜N4に接続されている。
上記四相信号発生回路において、Ha+信号およ
びHb-信号が共にハイレベルの期間T1は、トラ
ンジスタQ1およびQ4が共にオンになり、第２の
カレントミラー回路CM2から出力ノードN2に電
流出力が発生する。Ha+信号およびHb+信号が共
にハイレベルの期間T2は、トランジスタQ1およ
びQ3が共にオンになり、第１のカレントミラー
回路CM1から出力ノードN1に電流出力が発生す
る。Ha-信号およびHb+信号が共にハイレベルの
期間T3は、トランジスタQ2およびQ5が共にオン
になり、第３のカレントミラー回路CM3から出
力ノードN3に電流出力が発生する。Ha-信号お
よびHb-信号が共にハイレベルの期間T4は、ト
ランジスタQ2およびQ6が共にオンになり、第４
のカレントミラー回路CM4から出力ノードN4に
電流出力が発生する。
びHb-信号が共にハイレベルの期間T1は、トラ
ンジスタQ1およびQ4が共にオンになり、第２の
カレントミラー回路CM2から出力ノードN2に電
流出力が発生する。Ha+信号およびHb+信号が共
にハイレベルの期間T2は、トランジスタQ1およ
びQ3が共にオンになり、第１のカレントミラー
回路CM1から出力ノードN1に電流出力が発生す
る。Ha-信号およびHb+信号が共にハイレベルの
期間T3は、トランジスタQ2およびQ5が共にオン
になり、第３のカレントミラー回路CM3から出
力ノードN3に電流出力が発生する。Ha-信号お
よびHb-信号が共にハイレベルの期間T4は、ト
ランジスタQ2およびQ6が共にオンになり、第４
のカレントミラー回路CM4から出力ノードN4に
電流出力が発生する。
したがつて、出力ノードN2，N1，N3，N4か
ら前記した第１図の四相のパルス信号P1，P2，
P3，P4が得られるようになる。
ら前記した第１図の四相のパルス信号P1，P2，
P3，P4が得られるようになる。
ところで、上記従来の回路においては、VCC電
源とVEE電源との間に、カレントミラー負荷およ
び定電流源に直列に２個のトランジスタQ1，Q3
あるいはQ1，Q4あるいはQ2，Q5あるいはQ2，Q6
が挿入されていてそれぞれ電圧降下を生じている
ので、動作電源電圧VCCが低下したときにトラン
ジスタの正常な動作が困難になり、減電圧特性が
悪く、したがつて低い動作電源電圧下での使用に
適さないという問題がある。また、Ha+，Ha-信
号がベースに印加される差動対トランジスタQ1，
2のベースバイアスよりも、Hb+，Hb-信号がベ
ースに印加される差動対トランジスタQ3，Q4お
よびQ5，Q6のベースバイアスの方が高いので、
Ha+，Ha-信号を発生するためのホール素子と
Hb+，Hb-信号を発生するためのホール素子とに
相異なる直流電圧を使用する必要があつた。換言
すれば、従来の四相信号発生回路は、入力信号
Ha+，Ha-とHb+，Hb-との直流電位を相異なら
せる必要があり、使用条件が制限されるという問
題があつた。
源とVEE電源との間に、カレントミラー負荷およ
び定電流源に直列に２個のトランジスタQ1，Q3
あるいはQ1，Q4あるいはQ2，Q5あるいはQ2，Q6
が挿入されていてそれぞれ電圧降下を生じている
ので、動作電源電圧VCCが低下したときにトラン
ジスタの正常な動作が困難になり、減電圧特性が
悪く、したがつて低い動作電源電圧下での使用に
適さないという問題がある。また、Ha+，Ha-信
号がベースに印加される差動対トランジスタQ1，
2のベースバイアスよりも、Hb+，Hb-信号がベ
ースに印加される差動対トランジスタQ3，Q4お
よびQ5，Q6のベースバイアスの方が高いので、
Ha+，Ha-信号を発生するためのホール素子と
Hb+，Hb-信号を発生するためのホール素子とに
相異なる直流電圧を使用する必要があつた。換言
すれば、従来の四相信号発生回路は、入力信号
Ha+，Ha-とHb+，Hb-との直流電位を相異なら
せる必要があり、使用条件が制限されるという問
題があつた。
本発明は上記の事情に鑑みてなされたもので、
減電圧特性が改善され、低い動作電源電圧下での
使用に適し、入力信号の直流電位の選定が容易で
あり、使用条件の制約が少ない四相信号発生回路
を提供するものである。
減電圧特性が改善され、低い動作電源電圧下での
使用に適し、入力信号の直流電位の選定が容易で
あり、使用条件の制約が少ない四相信号発生回路
を提供するものである。
即ち、本発明の四相信号発生回路は、各ベース
に対応してデユーテイ比がそれぞれ１／２で互い
に逆相の第１の入力信号Ha+，Ha-が印加され、
各エミツタが共通接続されて第１の差動対をなす
マルチコレクタ型のトランジスタQ7，Q8と、各
ベースに対応してデユーテイ比がそれぞれ１／２
で互いに逆相であつて前記第１の入力信号Ha+，
Ha-よりも90度位相が遅れた第２の入力信号
Hb+，Hb-が印加され、各エミツタが共通接続さ
れて第２の差動対をなすマルチコレクタ型のトラ
ンジスタQ9，Q10と、前記第１の差動対をなすト
ランジスタQ7，Q8のエミツタ共通接続点と第１
電源との間に接続された第１の定電流源と、前記
第２の差動対をなすトランジスタQ9，Q10のエミ
ツタ共通接続点と前記第１電源との間に接続され
た第２の定電流源と、前記第１の差動対をなすト
ランジスタQ7，Q8それぞれの第１のコレクタと
第２電源との間にそれぞれの入力側トランジスタ
が接続された第１、第２のカレントミラー回路
と、前記第２の差動対をなすトランジスタQ9，
Q10それぞれの第１のコレクタと前記第２電源と
の間にそれぞれの入力側トランジスタが接続され
た第３、第４のカレントミラー回路と、上記第１
乃至第４のカレントミラー回路の入力側トランジ
スタにそれぞれ対応して並列接続された短絡スイ
ツチ用の第１乃至第４のトランジスタと、これら
のトランジスタをそれぞれ所定のタイミングでオ
ン駆動するように各ゲートに前記マルチコレクタ
型のトランジスタQ7，Q8，Q9，Q10それぞれの第
２のコレクタ出力のうちの１出力を印加する配線
と、前記各カレントミラー回路の出力側トランジ
スタそれぞれのコレクタから四相信号のうちの相
異なる１信号を取り出す４個の出力ノードとを具
備することを特徴とするものである。
に対応してデユーテイ比がそれぞれ１／２で互い
に逆相の第１の入力信号Ha+，Ha-が印加され、
各エミツタが共通接続されて第１の差動対をなす
マルチコレクタ型のトランジスタQ7，Q8と、各
ベースに対応してデユーテイ比がそれぞれ１／２
で互いに逆相であつて前記第１の入力信号Ha+，
Ha-よりも90度位相が遅れた第２の入力信号
Hb+，Hb-が印加され、各エミツタが共通接続さ
れて第２の差動対をなすマルチコレクタ型のトラ
ンジスタQ9，Q10と、前記第１の差動対をなすト
ランジスタQ7，Q8のエミツタ共通接続点と第１
電源との間に接続された第１の定電流源と、前記
第２の差動対をなすトランジスタQ9，Q10のエミ
ツタ共通接続点と前記第１電源との間に接続され
た第２の定電流源と、前記第１の差動対をなすト
ランジスタQ7，Q8それぞれの第１のコレクタと
第２電源との間にそれぞれの入力側トランジスタ
が接続された第１、第２のカレントミラー回路
と、前記第２の差動対をなすトランジスタQ9，
Q10それぞれの第１のコレクタと前記第２電源と
の間にそれぞれの入力側トランジスタが接続され
た第３、第４のカレントミラー回路と、上記第１
乃至第４のカレントミラー回路の入力側トランジ
スタにそれぞれ対応して並列接続された短絡スイ
ツチ用の第１乃至第４のトランジスタと、これら
のトランジスタをそれぞれ所定のタイミングでオ
ン駆動するように各ゲートに前記マルチコレクタ
型のトランジスタQ7，Q8，Q9，Q10それぞれの第
２のコレクタ出力のうちの１出力を印加する配線
と、前記各カレントミラー回路の出力側トランジ
スタそれぞれのコレクタから四相信号のうちの相
異なる１信号を取り出す４個の出力ノードとを具
備することを特徴とするものである。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第３図において、それぞれNPN型でマルチコ
レクタ型のトランジスタQ7，Q8は各エミツタが
共通接続されて第１の差動対をなしており、各ベ
ースには対応してホール素子からのHa+信号、
Ha-信号が印加され、上記エミツタ相互接続点は
第１の定電流源３１を介して第１電源（たとえば
接地電位）VEEに接続されている。同様に、それ
ぞれNPN型でマルチコレクタ型のトランジスタ
Q9，Q10は各エミツタが共通接続されて第２の差
動対をなしておき、各ベースは対応してホール素
子からのHb+信号、Hb-信号が印加され、上記エ
ミツタ相互接続点は第２の定電流源３２を介して
前記第１電源VEEに接続されている。一方、CM1
〜CM4は第１〜第４のカレンミラー回路であつ
て、それぞれ各エミツタが共通接続されたPNP
型の入力側トランジスタＱと出力側トランジスタ
Q′とからなり、上記トランジスタＱ，Q′のベー
ス相互が接続され、入力側トランジスタＱのベー
ス・コレクタ相互が接続されており、前記エミツ
タ相互接続点が第２電源（本例では正電位）VCC
に接続されている。そして、上記第１〜第４のカ
レントミラー回路CM1〜CM4は各対応して、そ
の入力側トランジスタＱのコレクタが前記トラン
ジスタQ7〜Q10の第１のコレクタに接続され、そ
の出力側トランジスタQ′のコレクタが出力ノー
ドN1〜N4に接続されている。さらに、上記第１
〜第４のカレントミラー回路CM1〜CM4に各対
応して、その入力側トランジスタＱに並列に
PNP型の短絡スイツチ用のトランジスタQ11〜
Q14が接続されており、このトランジスタQ11〜
Q14の各ベースは対応して前記トランジスタQ9，
Q10，Q8，Q7の第２のコレクタに接続されてい
る。
レクタ型のトランジスタQ7，Q8は各エミツタが
共通接続されて第１の差動対をなしており、各ベ
ースには対応してホール素子からのHa+信号、
Ha-信号が印加され、上記エミツタ相互接続点は
第１の定電流源３１を介して第１電源（たとえば
接地電位）VEEに接続されている。同様に、それ
ぞれNPN型でマルチコレクタ型のトランジスタ
Q9，Q10は各エミツタが共通接続されて第２の差
動対をなしておき、各ベースは対応してホール素
子からのHb+信号、Hb-信号が印加され、上記エ
ミツタ相互接続点は第２の定電流源３２を介して
前記第１電源VEEに接続されている。一方、CM1
〜CM4は第１〜第４のカレンミラー回路であつ
て、それぞれ各エミツタが共通接続されたPNP
型の入力側トランジスタＱと出力側トランジスタ
Q′とからなり、上記トランジスタＱ，Q′のベー
ス相互が接続され、入力側トランジスタＱのベー
ス・コレクタ相互が接続されており、前記エミツ
タ相互接続点が第２電源（本例では正電位）VCC
に接続されている。そして、上記第１〜第４のカ
レントミラー回路CM1〜CM4は各対応して、そ
の入力側トランジスタＱのコレクタが前記トラン
ジスタQ7〜Q10の第１のコレクタに接続され、そ
の出力側トランジスタQ′のコレクタが出力ノー
ドN1〜N4に接続されている。さらに、上記第１
〜第４のカレントミラー回路CM1〜CM4に各対
応して、その入力側トランジスタＱに並列に
PNP型の短絡スイツチ用のトランジスタQ11〜
Q14が接続されており、このトランジスタQ11〜
Q14の各ベースは対応して前記トランジスタQ9，
Q10，Q8，Q7の第２のコレクタに接続されてい
る。
次に、上記構成による四相信号発生回路の動作
を説明する。入力信号Ha+，Ha-，Ha+，Hb-は
第１図に示したように発生するもので、Ha+信号
がハイレベルでHa-信号がロウレベルのときに
は、トランジスタQ7がオン、トランジスタQ8が
オフになり、Ha+信号がロウレベルでHa-信号が
ハイレベルのときには、トランジスタQ7がオフ、
トランジスタQ8がオンになり、Hb+信号がハイ
レベルでHb-信号がロウレベルのときには、トラ
ンジスタQ9がオン、トランジスタQ10がオフにな
り、Hb+信号がロウレベルでHb-信号がハイレベ
ルのときには、トランジスタQ9がオフ、トラン
ジスタQ10がオンになる。そして、第１のカレン
トミラー回路CM1が動作するためには、その入
力側トランジスタＱに並列接続されている短絡ス
イツチ用トランジスタQ11がオフであつて上記入
力側トランジスタＱに直列接続されているトラン
ジスタQ7がオンであることが必要であり、換言
すればHa+信号がハイレベルでHb+信号がロウレ
ベルの期間T1に第１のカレントミラー回路CM1
が動作して出力ノードN1に電流出力が発生する。
同様に、Hb+信号がハイレベルでHa-信号がロウ
レベルの期間T2に第３のカレントミラー回路
CM3が動作して出力ノードN3に電流出力が発生
する。同様に、Ha-信号がハイレベルでHb-信号
がロウレベルの期間T3に第２のカレントミラー
回路CM2が動作して出力ノードN2に電流出力が
発生する。同様に、Hb-信号がハイレベルでHa+
信号がロウレベルの期間T4に第４のカレントミ
ラー回路CM4が動作して出力ノードN4に電流出
力が発生する。したがつて、出力ノードN1，
N3，N2，N4には各対応して第１図に示したよう
な四相信号P1〜P4が得られるようになる。
を説明する。入力信号Ha+，Ha-，Ha+，Hb-は
第１図に示したように発生するもので、Ha+信号
がハイレベルでHa-信号がロウレベルのときに
は、トランジスタQ7がオン、トランジスタQ8が
オフになり、Ha+信号がロウレベルでHa-信号が
ハイレベルのときには、トランジスタQ7がオフ、
トランジスタQ8がオンになり、Hb+信号がハイ
レベルでHb-信号がロウレベルのときには、トラ
ンジスタQ9がオン、トランジスタQ10がオフにな
り、Hb+信号がロウレベルでHb-信号がハイレベ
ルのときには、トランジスタQ9がオフ、トラン
ジスタQ10がオンになる。そして、第１のカレン
トミラー回路CM1が動作するためには、その入
力側トランジスタＱに並列接続されている短絡ス
イツチ用トランジスタQ11がオフであつて上記入
力側トランジスタＱに直列接続されているトラン
ジスタQ7がオンであることが必要であり、換言
すればHa+信号がハイレベルでHb+信号がロウレ
ベルの期間T1に第１のカレントミラー回路CM1
が動作して出力ノードN1に電流出力が発生する。
同様に、Hb+信号がハイレベルでHa-信号がロウ
レベルの期間T2に第３のカレントミラー回路
CM3が動作して出力ノードN3に電流出力が発生
する。同様に、Ha-信号がハイレベルでHb-信号
がロウレベルの期間T3に第２のカレントミラー
回路CM2が動作して出力ノードN2に電流出力が
発生する。同様に、Hb-信号がハイレベルでHa+
信号がロウレベルの期間T4に第４のカレントミ
ラー回路CM4が動作して出力ノードN4に電流出
力が発生する。したがつて、出力ノードN1，
N3，N2，N4には各対応して第１図に示したよう
な四相信号P1〜P4が得られるようになる。
即ち、上述したような四相信号発生回路によれ
ば、VCC電源とVEE電源との間には、カレンドミ
ラー負荷および定電流回路に直列に１個のトラン
ジスタQ7あるいはQ8あるいはQ9あるいはQ10しか
挿入されていないので、従来例の回路に比べて減
電圧特性が改善されており、低い動作電源電圧下
での使用に適している。
ば、VCC電源とVEE電源との間には、カレンドミ
ラー負荷および定電流回路に直列に１個のトラン
ジスタQ7あるいはQ8あるいはQ9あるいはQ10しか
挿入されていないので、従来例の回路に比べて減
電圧特性が改善されており、低い動作電源電圧下
での使用に適している。
また、上記回路によれば、入力信号Ha+，Ha-
の直流電位と入力信号Hb+，Hb-の直流電位と
は、同一であつても異なつていてもよく、従来例
の回路に比べて入力信号の直流電位の選定が容易
であり、使用条件の制約が少ないので、応用範囲
が広くなる。
の直流電位と入力信号Hb+，Hb-の直流電位と
は、同一であつても異なつていてもよく、従来例
の回路に比べて入力信号の直流電位の選定が容易
であり、使用条件の制約が少ないので、応用範囲
が広くなる。
なお、本発明は上記実施例に限らず、上記実施
例におけるカレントミラー、短絡スイツチ用トラ
ンジスタをNPN型とし、差動対トランジスタを
PNP型とし、VCC電源とVEE電源とを入れ替える
ように実施した上記実施例と同様な効果が得られ
る。
例におけるカレントミラー、短絡スイツチ用トラ
ンジスタをNPN型とし、差動対トランジスタを
PNP型とし、VCC電源とVEE電源とを入れ替える
ように実施した上記実施例と同様な効果が得られ
る。
また、本発明回路はホールモータ駆動回路のほ
かにも前記実施例のような入出力信号変換を必要
とする場合に適用可能である。
かにも前記実施例のような入出力信号変換を必要
とする場合に適用可能である。
上述したように本発明の四相信号変換回路によ
れば、減電圧特性を改善でき、低い動作電源電圧
下で使用することができ、入力信号の直流電位の
選定が容易であり、使用条件の制約が少ないの
で、ホールモータ駆動回路に好適であると共に応
用範囲が広いという効果がある。
れば、減電圧特性を改善でき、低い動作電源電圧
下で使用することができ、入力信号の直流電位の
選定が容易であり、使用条件の制約が少ないの
で、ホールモータ駆動回路に好適であると共に応
用範囲が広いという効果がある。
第１図は四相信号発生回路の入出力信号を示す
波形図、第２図は従来の四相信号発生回路を示す
回路図、第３図は本発明の四相信号発生回路の一
実施例を示す回路図である。 Q7〜Q10……マルチコレクタ型トランジスタ、
CM1〜CM4……カレントミラー回路、Q11〜Q14
……短絡スイツチ用トランジスタ、N1〜N4……
出力ノード、３１，３２……定電流源、VCC，
VEE……電源。
波形図、第２図は従来の四相信号発生回路を示す
回路図、第３図は本発明の四相信号発生回路の一
実施例を示す回路図である。 Q7〜Q10……マルチコレクタ型トランジスタ、
CM1〜CM4……カレントミラー回路、Q11〜Q14
……短絡スイツチ用トランジスタ、N1〜N4……
出力ノード、３１，３２……定電流源、VCC，
VEE……電源。
Claims (1)
- 【特許請求の範囲】 １ 各ベースに対応してデユーテイ比がそれぞれ
１／２で互いに逆相の第１の入力信号Ha+，Ha-
が印加され、各エミツタが共通接続されて第１の
差動対をなすマルチコレクタ型のトランジスタ
Q7，Q8と、各ベースに対応してデユーテイ比が
それぞれ１／２で互いに逆相であつて前記第１の
入力信号Ha+，Ha-よりも90度位相が遅れた第２
の入力信号Hb+，Hb-が印加され、各エミツタが
共通接続されて第２の差動対をなすマルチコレク
タ型のトランジスタQ9，Q10と、前記第１の差動
対をなすトランジスタQ7，Q8のエミツタ共通接
続点と第１電源との間に接続された第１の定電流
源と、前記第２の差動対をなすトランジスタQ9，
Q10のエミツタ共通接続点と前記第１電源との間
に接続された第２の定電流源と、前記第１の差動
対をなすトランジスタQ7，Q8それぞれの第１の
コレクタと第２電源との間にそれぞれの入力側ト
ランジスタが接続された第１、第２のカレントミ
ラー回路と、前記第２の差動対をなすトランジス
タQ9，Q10それぞれの第１のコレクタと前記第２
電源との間にそれぞれの入力側トランジスタが接
続された第３、第４のカレントミラー回路と、上
記第１乃至第４のカレントミラー回路の入力側ト
ランジスタにそれぞれ対応して並列接続された短
絡スイツチ用の第１乃至第４のトランジスタと、
これらのトランジスタをそれぞれ所定のタイミン
グでオン駆動するように各ゲートに前記マルチコ
レクタ型のトランジスタQ7，Q8，Q9，Q10それぞ
れの第２のコレクタ出力のうちの１出力を印加す
る配線と、前記各カレントミラー回路の出力側ト
ランジスタそれぞれのコレクタから四相信号のう
ちの相異なる１信号を取り出す４個の出力ノード
とを具備することを特徴とする四相信号発生回
路。 ２ 前記マルチコレクタ型のトランジスタQ7，
Q8，Q9，Q10はそれぞれ第１の極性タイプであ
り、前記カレントミラー回路の各トランジスタお
よび短絡スイツチ用の各トランジスタはそれぞれ
上記マルチコレクタ型のトランジスタとは逆極性
の第２の極性タイプであり、上記短絡スイツチ用
の第１乃至第４のトランジスタの各ベースは対応
して前記マルチコレクタ型のトランジスタQ9，
Q10，Q8，Q7それぞれの第２のコレクタに接続さ
れていることを特徴とする前記特許請求の範囲第
１項記載の四相信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062732A JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062732A JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60207487A JPS60207487A (ja) | 1985-10-19 |
| JPH0576273B2 true JPH0576273B2 (ja) | 1993-10-22 |
Family
ID=13208836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59062732A Granted JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207487A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108923723B (zh) * | 2018-07-12 | 2021-05-07 | 哈尔滨工业大学 | 基于功率不变原则的90°相带角四相永磁电机短路故障容错控制方法 |
-
1984
- 1984-03-30 JP JP59062732A patent/JPS60207487A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60207487A (ja) | 1985-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| JPH02892B2 (ja) | ||
| JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
| JPS60207487A (ja) | 四相信号発生回路 | |
| JP3355793B2 (ja) | ブラシレスモータの駆動装置 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JPS649837B2 (ja) | ||
| JPH1079656A (ja) | 電流切り換え型スイッチ回路 | |
| JPH0543533Y2 (ja) | ||
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPH036032Y2 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPH0328581Y2 (ja) | ||
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH04147305A (ja) | 定電流駆動回路 | |
| JPH0441533B2 (ja) | ||
| JPH0540456Y2 (ja) | ||
| JP3441435B2 (ja) | モータ | |
| JPH05268035A (ja) | 電流切換回路 | |
| JPH0832443A (ja) | ゲート回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH082196B2 (ja) | モータ駆動装置 |