JPH0441533B2 - - Google Patents
Info
- Publication number
- JPH0441533B2 JPH0441533B2 JP21009683A JP21009683A JPH0441533B2 JP H0441533 B2 JPH0441533 B2 JP H0441533B2 JP 21009683 A JP21009683 A JP 21009683A JP 21009683 A JP21009683 A JP 21009683A JP H0441533 B2 JPH0441533 B2 JP H0441533B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential pair
- signal
- phase
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000005513 bias potential Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15073—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of comparators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば四相駆動形の直流モータ
（四相ホールモータ）を駆動制御する場合などに
用いられ、それぞれデユーテイ比が1/4の四相の
アナログスイツチング信号を発生するための四相
信号発生回路に係り、特に差動対トランジスタを
用いた回路に関する。
（四相ホールモータ）を駆動制御する場合などに
用いられ、それぞれデユーテイ比が1/4の四相の
アナログスイツチング信号を発生するための四相
信号発生回路に係り、特に差動対トランジスタを
用いた回路に関する。
四相ホールモータは、その回転位置検出のため
に回転方向に90度離れた２個のホール素子（磁電
変換素子）を設けており、各ホール素子の出力信
号（ホール信号）から四相のアナログスイチング
信号を生成し、これを複数の励磁コイルに切換供
給することによつて回転駆動を行なうものであ
る。
に回転方向に90度離れた２個のホール素子（磁電
変換素子）を設けており、各ホール素子の出力信
号（ホール信号）から四相のアナログスイチング
信号を生成し、これを複数の励磁コイルに切換供
給することによつて回転駆動を行なうものであ
る。
このような四相ホールモータの回転制御用の四
相スイツチング信号を発生するための四相信号発
生回路は、従来、第１図に示すように構成されて
いた。即ち、NPN形のトランジスタQ1〜Q7のう
ち、Q1およびQ2はエミツタ相互が共通接続され
て差動対をなし、各ベースに対応して第１のホー
ル素子からの互いに逆相のホール信号Ha+，Ha-
が印加される。この差動対トランジスタQ1，Q2
のエミツタ接続点はベースにバイアス電圧VBが
印加される定電流源用トランジスタQ7を介して
接地されている。一方、トランジスタQ3，Q4は
エミツタ相互が接続されて差動対をなし、トラン
ジスタQ5，Q6もエミツタ相互が共通接続されて
差動対をなし、これらの差動対における各一方の
トランジスタQ4，Q5のベースおよび各他方のト
ランジスタQ3，Q6のベースにはそれぞれ対応し
て第２のホール素子からの互いに逆相のホール信
号Hb+，Hb-が印加される。また、上記差動対ト
ランジスタQ3，Q4のエミツタ接続点は前記トラ
ンジスタQ1のコレクタに接続され、前記差動対
トランジスタQ5，Q6のエミツタ接続点は前記ト
ランジスタQ2のコレクタに接続されている。そ
して、前記トランジスタQ3〜Q6の各コレクタと
電源Vccとの間には、それぞれ対応して第１〜第
４のカレントミラー回路CM1〜CM4の入力側が
挿入接続されている。これらのカレントミラー回
路CM1〜CM4は、それぞれPNP形のトランジス
タＱ，Q′からなり、それぞれの二次側出力端か
ら対応して四相スイツチング信号S1〜S4が取り出
される。
相スイツチング信号を発生するための四相信号発
生回路は、従来、第１図に示すように構成されて
いた。即ち、NPN形のトランジスタQ1〜Q7のう
ち、Q1およびQ2はエミツタ相互が共通接続され
て差動対をなし、各ベースに対応して第１のホー
ル素子からの互いに逆相のホール信号Ha+，Ha-
が印加される。この差動対トランジスタQ1，Q2
のエミツタ接続点はベースにバイアス電圧VBが
印加される定電流源用トランジスタQ7を介して
接地されている。一方、トランジスタQ3，Q4は
エミツタ相互が接続されて差動対をなし、トラン
ジスタQ5，Q6もエミツタ相互が共通接続されて
差動対をなし、これらの差動対における各一方の
トランジスタQ4，Q5のベースおよび各他方のト
ランジスタQ3，Q6のベースにはそれぞれ対応し
て第２のホール素子からの互いに逆相のホール信
号Hb+，Hb-が印加される。また、上記差動対ト
ランジスタQ3，Q4のエミツタ接続点は前記トラ
ンジスタQ1のコレクタに接続され、前記差動対
トランジスタQ5，Q6のエミツタ接続点は前記ト
ランジスタQ2のコレクタに接続されている。そ
して、前記トランジスタQ3〜Q6の各コレクタと
電源Vccとの間には、それぞれ対応して第１〜第
４のカレントミラー回路CM1〜CM4の入力側が
挿入接続されている。これらのカレントミラー回
路CM1〜CM4は、それぞれPNP形のトランジス
タＱ，Q′からなり、それぞれの二次側出力端か
ら対応して四相スイツチング信号S1〜S4が取り出
される。
而して、上記四相信号発生回路においては、第
２図に示すように２組の差動入力信号としてデユ
ーテイ比や1/2のホール信号Ha+，Ha-およびこ
れより90度遅れてデユーテイ比が1/2のホール信
号Hb+，Hb-が印加されると、それぞれデユーテ
イ比が1/4のスイツチング信号S1〜S4が出力する。
即ち、Ha+信号がハイレベルでHb-信号がロウレ
ベルのとき（Ha+信号位相が0゜〜90゜のとき）にト
ランジスタQ1，Q3が導通して第１相のスイツチ
ング信号S1がハイレベルになり、Ha+信号および
Hb+信号が共にハイレベルのとき（Ha+信号位相
が90゜〜180゜のとき）にトランジスタQ1，Q4が導
通して第２相のスイツチング信号S2がハイレベル
になり、Ha+信号がロウレベルでHb+信号がロウ
レベルのとき（Ha+信号位相が180゜〜270゜のとき）
にトランジスタQ2，Q5が導通して第３相のスイ
ツチング信号S3がハイレベルになり、Ha+信号お
よびHb+信号が共にロウレベルのとき（Ha+信号
位相が270゜〜360゜のとき）にトランジスタQ2，Q6
が導通して第４相のスイツチング信号S4がハイレ
ベルになる。
２図に示すように２組の差動入力信号としてデユ
ーテイ比や1/2のホール信号Ha+，Ha-およびこ
れより90度遅れてデユーテイ比が1/2のホール信
号Hb+，Hb-が印加されると、それぞれデユーテ
イ比が1/4のスイツチング信号S1〜S4が出力する。
即ち、Ha+信号がハイレベルでHb-信号がロウレ
ベルのとき（Ha+信号位相が0゜〜90゜のとき）にト
ランジスタQ1，Q3が導通して第１相のスイツチ
ング信号S1がハイレベルになり、Ha+信号および
Hb+信号が共にハイレベルのとき（Ha+信号位相
が90゜〜180゜のとき）にトランジスタQ1，Q4が導
通して第２相のスイツチング信号S2がハイレベル
になり、Ha+信号がロウレベルでHb+信号がロウ
レベルのとき（Ha+信号位相が180゜〜270゜のとき）
にトランジスタQ2，Q5が導通して第３相のスイ
ツチング信号S3がハイレベルになり、Ha+信号お
よびHb+信号が共にロウレベルのとき（Ha+信号
位相が270゜〜360゜のとき）にトランジスタQ2，Q6
が導通して第４相のスイツチング信号S4がハイレ
ベルになる。
ところで、第１図の四相信号発生回路は、差動
対トランジスタQ3，Q4と差動対トランジスタQ1，
Q2とが電源Vccと接地端との間に直列に挿入され
ており、同様に差動対トランジスタQ5，Q6と差
動対トランジスタQ1，Q2とが電源Vccと接地端と
の間に直列に挿入されている。したがつて、差動
対トランジスタQ1，Q2のベース電位より差動対
トランジスタQ3，Q4，Q5，Q6のベース電位を高
くする必要があり、ホール信号Ha+，Ha-のバイ
アス電位よりホール信号Hb+，Hb-のバイアス電
位が高くなるように２個のホール素子のバイアス
電源を異ならせる必要がある。また、前述したよ
うにVcc電源と差動対トランジスタQ1，Q2との間
に差動対トランジスタQ3，Q4あるいはQ5，Q6が
直列に挿入されているので、各トランジスタの動
作を保証し得るVcc電源の変動マージンが小さく、
低電圧のVcc電源の場合には特に問題となる。
対トランジスタQ3，Q4と差動対トランジスタQ1，
Q2とが電源Vccと接地端との間に直列に挿入され
ており、同様に差動対トランジスタQ5，Q6と差
動対トランジスタQ1，Q2とが電源Vccと接地端と
の間に直列に挿入されている。したがつて、差動
対トランジスタQ1，Q2のベース電位より差動対
トランジスタQ3，Q4，Q5，Q6のベース電位を高
くする必要があり、ホール信号Ha+，Ha-のバイ
アス電位よりホール信号Hb+，Hb-のバイアス電
位が高くなるように２個のホール素子のバイアス
電源を異ならせる必要がある。また、前述したよ
うにVcc電源と差動対トランジスタQ1，Q2との間
に差動対トランジスタQ3，Q4あるいはQ5，Q6が
直列に挿入されているので、各トランジスタの動
作を保証し得るVcc電源の変動マージンが小さく、
低電圧のVcc電源の場合には特に問題となる。
また、前記スイツチング信号S1〜S4は、差動ト
ランジスタQ3〜Q6の各出力電流に対応して発生
するので、それぞれの立上り、立下りの波形は所
定の傾斜を有している。したがつて、上記スイツ
チング信号S1〜S4により四相ホールモータの駆動
回路をスイツチング制御するときに、モータ駆動
回路のスイツチング特性によつてある相のスイツ
チング信号の立下りと次の相のスイツチング信号
の立上りとで同時に駆動出力が発生する場合があ
り、この場合には駆動回路が破壊するおそれがあ
る。このおそれを防止するために、通常は第１図
の回路のほかに上述したスイツチング信号の波形
処理を行なうための論理回路を設ける必要がある
が、これに伴つて使用素子数が増えるのでコスト
面で不利になる。
ランジスタQ3〜Q6の各出力電流に対応して発生
するので、それぞれの立上り、立下りの波形は所
定の傾斜を有している。したがつて、上記スイツ
チング信号S1〜S4により四相ホールモータの駆動
回路をスイツチング制御するときに、モータ駆動
回路のスイツチング特性によつてある相のスイツ
チング信号の立下りと次の相のスイツチング信号
の立上りとで同時に駆動出力が発生する場合があ
り、この場合には駆動回路が破壊するおそれがあ
る。このおそれを防止するために、通常は第１図
の回路のほかに上述したスイツチング信号の波形
処理を行なうための論理回路を設ける必要がある
が、これに伴つて使用素子数が増えるのでコスト
面で不利になる。
本発明は上記の事情に鑑みてなされたもので、
２組の差動入力信号の各バイアス電位を互いに自
由に設定可能であり、動作電源の変動マージンが
大きく、さらに必要に応じて四相のスイツチング
信号をプツシユプル形式で取り出すことが可能な
四相信号発生回路を提供するものである。
２組の差動入力信号の各バイアス電位を互いに自
由に設定可能であり、動作電源の変動マージンが
大きく、さらに必要に応じて四相のスイツチング
信号をプツシユプル形式で取り出すことが可能な
四相信号発生回路を提供するものである。
即ち、本発明の四相信号発生回路は、それぞれ
のベースにデユーテイ比が180度で互いに逆相で
ある１組のパルス信号入力Ha+，Ha-の各一方が
与えられる第１の差動対トランジスタQ1，Q2と、
それぞれのベースにデユーテイ比が180度で互い
に逆相であつて前記パルス信号入力Ha+，Ha-と
同相の１組のパルス信号入力の各一方が与えられ
る第２の差動対トランジスタQ3，Q4と、それぞ
れのベースにデユーテイ比が180度で互いに逆相
であつて前記パルス信号入力Ha+，Ha-とは90度
異なる１組のパルス信号入力の各一方が与えられ
る第３の差動対トランジスタQ5，Q6と、上記各
差動対トランジスタそれぞれのエミツタ共通接続
点と第１の電源との間にそれぞれ接続されそれぞ
れ等しい定電流Ｉを流す第１乃至第３の定電流源
と、前記第１の差動対トランジスタおよび第３の
差動対トランジスタの各一方のトランジスタQ1，
Q5のコレクタ相互接続点と第２の電源との間に
接続された定電流Ｉを流す第４の定電流源と、前
記第２の差動対トランジスタおよび第３の差動対
トランジスタの各一方のトランジスタQ3，Q6の
コレクタ相互接続点と前記第２の電源との間に接
続された定電流Ｉを流す第５の定電流源と、前記
第１の差動対トランジスタおよび第２の差動対ト
ランジスタのそれぞれ同相のパルス信号入力がベ
ースに与えられる各一方のトランジスタQ2，Q4
のコレクタ相互接続点を前記第２の電源もしくは
これとは別の電位端に接続する配線と、前記トラ
ンジスタQ1，Q5のコレクタ相互接続点との間で
定電流Ｉの流入もしくは流出が選択的に行なわれ
る２個の端子T2，T4と、前記トランジスタQ3，
Q6のコレクタ相互接続点との間で定電流Ｉの流
入もしくは流出が選択的に行なわれる２個の端子
T1，T3とを具備することを特徴とするものであ
る。
のベースにデユーテイ比が180度で互いに逆相で
ある１組のパルス信号入力Ha+，Ha-の各一方が
与えられる第１の差動対トランジスタQ1，Q2と、
それぞれのベースにデユーテイ比が180度で互い
に逆相であつて前記パルス信号入力Ha+，Ha-と
同相の１組のパルス信号入力の各一方が与えられ
る第２の差動対トランジスタQ3，Q4と、それぞ
れのベースにデユーテイ比が180度で互いに逆相
であつて前記パルス信号入力Ha+，Ha-とは90度
異なる１組のパルス信号入力の各一方が与えられ
る第３の差動対トランジスタQ5，Q6と、上記各
差動対トランジスタそれぞれのエミツタ共通接続
点と第１の電源との間にそれぞれ接続されそれぞ
れ等しい定電流Ｉを流す第１乃至第３の定電流源
と、前記第１の差動対トランジスタおよび第３の
差動対トランジスタの各一方のトランジスタQ1，
Q5のコレクタ相互接続点と第２の電源との間に
接続された定電流Ｉを流す第４の定電流源と、前
記第２の差動対トランジスタおよび第３の差動対
トランジスタの各一方のトランジスタQ3，Q6の
コレクタ相互接続点と前記第２の電源との間に接
続された定電流Ｉを流す第５の定電流源と、前記
第１の差動対トランジスタおよび第２の差動対ト
ランジスタのそれぞれ同相のパルス信号入力がベ
ースに与えられる各一方のトランジスタQ2，Q4
のコレクタ相互接続点を前記第２の電源もしくは
これとは別の電位端に接続する配線と、前記トラ
ンジスタQ1，Q5のコレクタ相互接続点との間で
定電流Ｉの流入もしくは流出が選択的に行なわれ
る２個の端子T2，T4と、前記トランジスタQ3，
Q6のコレクタ相互接続点との間で定電流Ｉの流
入もしくは流出が選択的に行なわれる２個の端子
T1，T3とを具備することを特徴とするものであ
る。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第３図において、それぞれNPN形のトランジ
スタQ1〜Q10のうち、Q1およびQ2はエミツタ相互
が接続されて差動対をなし、Q3およびQ4はエミ
ツタ相互が接続されて差動対をなし、Q5および
Q6はエミツタ相互が接続されて差動対をなして
いる。上記差動対トランジスタQ1，Q2，Q3，
Q4，Q5，Q6の各エミツタ接続点は対応して（ト
ランジスタQ7、抵抗R1）、（トランジスタQ8、抵
抗R2）、（トランジスタQ9、抵抗R3）を直列に介
して第１の電源（本例では接地電位）に接続され
ている。上記各トランジスタQ7〜Q9およびトラ
ンジスタQ10はそれぞれ定電流源用のものであ
り、それぞれのベースは共通接続されると共に共
通にバイアス電圧VBが与えられている。そして、
上記トランジスタQ10は、エミツタが抵抗R4を介
して接地され、コレクタがカレントミラー回路
CMの一次側に接続されている。このカレントミ
ラー回路CMは、PNP形のトランジスタQ11〜Q13
の各ベースが共通接続され、各エミツタが対応し
て抵抗R5〜R7を介して第２の電源Vccに接続さ
れ、トランジスタQ11のコレクタベース相互が接
続されてなり、このトランジスタQ11が一次側と
なり、トランジスタQ12，Q13がそれぞれ二次側
となつている。
スタQ1〜Q10のうち、Q1およびQ2はエミツタ相互
が接続されて差動対をなし、Q3およびQ4はエミ
ツタ相互が接続されて差動対をなし、Q5および
Q6はエミツタ相互が接続されて差動対をなして
いる。上記差動対トランジスタQ1，Q2，Q3，
Q4，Q5，Q6の各エミツタ接続点は対応して（ト
ランジスタQ7、抵抗R1）、（トランジスタQ8、抵
抗R2）、（トランジスタQ9、抵抗R3）を直列に介
して第１の電源（本例では接地電位）に接続され
ている。上記各トランジスタQ7〜Q9およびトラ
ンジスタQ10はそれぞれ定電流源用のものであ
り、それぞれのベースは共通接続されると共に共
通にバイアス電圧VBが与えられている。そして、
上記トランジスタQ10は、エミツタが抵抗R4を介
して接地され、コレクタがカレントミラー回路
CMの一次側に接続されている。このカレントミ
ラー回路CMは、PNP形のトランジスタQ11〜Q13
の各ベースが共通接続され、各エミツタが対応し
て抵抗R5〜R7を介して第２の電源Vccに接続さ
れ、トランジスタQ11のコレクタベース相互が接
続されてなり、このトランジスタQ11が一次側と
なり、トランジスタQ12，Q13がそれぞれ二次側
となつている。
一方、前記差動対トランジスタQ1，Q2のベー
ス間には差動的な入力信号が与えられるものであ
り、たとえばトランジスタQ1のベースには前述
したようなホール信号Ha+、トランジスタQ2の
ベースにはホール信号Ha-が与えられる。また、
差動対トランジスタQ3，Q4のベース間には上記
差動入力信号Ha+，0a-と同相の差動入力信号が
与えられるものであり、本例ではトランジスタ
Q1，Q3のベース相互、トランジスタQ2，Q4のベ
ース相互が接続されて前記ホール信号Ha+，Ha-
が与えられている。これに対して、残りの差動対
トランジスタQ5，Q6のベース間には、前記差動
入力信号Ha+，Ha-より90度遅れた差動入力信号
が与えられるものであり、トランジスタQ5のベ
ースには前述したようなホール信号Hb+、トラン
ジスタQ6のベースにはホール信号Hb-が与えら
れる。そして、前記ホール信号Ha+がベースに与
えられるトランジスタQ1，Q3の各コレクタは対
応して前記カレントミラー回路CMの二次側のト
ランジスタQ12，Q13の各コレクタに接続され、
ホール信号Ha-がベースに与えられるトランジス
タQ2，Q4のコレクタ相互が共通接続されて適当
な電源（本例ではVcc電源）に接続されている。
また、ホール信号Hb+がベースに与えられるトラ
ンジスタQ5のコレクタは前記トランジスタQ1の
コレクタに接続され、ホール信号Hb-がベースに
与えられるトランジスタQ6のコレクタは前記ト
ランジスタQ3のコレクタに接続されている。
ス間には差動的な入力信号が与えられるものであ
り、たとえばトランジスタQ1のベースには前述
したようなホール信号Ha+、トランジスタQ2の
ベースにはホール信号Ha-が与えられる。また、
差動対トランジスタQ3，Q4のベース間には上記
差動入力信号Ha+，0a-と同相の差動入力信号が
与えられるものであり、本例ではトランジスタ
Q1，Q3のベース相互、トランジスタQ2，Q4のベ
ース相互が接続されて前記ホール信号Ha+，Ha-
が与えられている。これに対して、残りの差動対
トランジスタQ5，Q6のベース間には、前記差動
入力信号Ha+，Ha-より90度遅れた差動入力信号
が与えられるものであり、トランジスタQ5のベ
ースには前述したようなホール信号Hb+、トラン
ジスタQ6のベースにはホール信号Hb-が与えら
れる。そして、前記ホール信号Ha+がベースに与
えられるトランジスタQ1，Q3の各コレクタは対
応して前記カレントミラー回路CMの二次側のト
ランジスタQ12，Q13の各コレクタに接続され、
ホール信号Ha-がベースに与えられるトランジス
タQ2，Q4のコレクタ相互が共通接続されて適当
な電源（本例ではVcc電源）に接続されている。
また、ホール信号Hb+がベースに与えられるトラ
ンジスタQ5のコレクタは前記トランジスタQ1の
コレクタに接続され、ホール信号Hb-がベースに
与えられるトランジスタQ6のコレクタは前記ト
ランジスタQ3のコレクタに接続されている。
さらに、上記トランジスタQ3，Q6のコレクタ
相互接続点Ａは、ダイオードD1を逆方向に介し
て第１のスイツチング信号端子T1に接続される
と共にダイオードD3を順方向に介して第３のス
イツチング信号端子T3に接続されている。また、
トランジスタQ1，Q5のコレクタ相互接続点Ｂは、
ダイオードD2を逆方向に介して第２のスイツチ
ング信号端子T2に接続されると共にダイオード
D4を順方向に介して第４のスイツチング信号端
子T4に接続されている。
相互接続点Ａは、ダイオードD1を逆方向に介し
て第１のスイツチング信号端子T1に接続される
と共にダイオードD3を順方向に介して第３のス
イツチング信号端子T3に接続されている。また、
トランジスタQ1，Q5のコレクタ相互接続点Ｂは、
ダイオードD2を逆方向に介して第２のスイツチ
ング信号端子T2に接続されると共にダイオード
D4を順方向に介して第４のスイツチング信号端
子T4に接続されている。
次に、上記構成の四相信号発生回路の動作を第
４図を参照して説明する。定電流源用トランジス
タQ7〜Q10およびカレントミラー回路CMのトラ
ンジスタQ11〜Q13にはそれぞれ定電流Ｉが流れ
る。いま、ホール信号Ha+がハイレベルでホール
信号Hb+がロウレベルのとき（Ha+信号位相が0゜
〜90゜のとき）には、トランジスタQ1，Q3，Q6が
導通し、トランジスタQ2，Q4，Q5は非導通にな
り、上記導通トランジスタQ1，Q3，Q6にそれぞ
れ定電流Ｉが流れる。したがつて、トランジスタ
Q1，Q5のコレクタ共通接続点Ｂと前記第２、第
４の端子T2，T4との間での電流の入出力は発生
せず、トランジスタQ3，Q6のコレクタ共通接続
点Ａに対して前記第１の端子T1から第１相のス
イツチング信号S′1として電流Ｉが流入し、前記
第３の端子T3には電流が流れない。次に、Ha+
信号およびHb+信号が共にハイレベルのとき
（Ha+信号位相が90゜〜180゜のとき）には、トラン
ジスタQ1，Q3，Q5が導通し、トランジスタQ2，
Q4，Q6は非導通になり、上記導通トランジスタ
Q1，Q3，Q5にそれぞれ定電流Ｉが流れる。した
がつて、トランジスタQ1，Q5のコレクタ共通接
続点Ｂに対して前記第２の端子T2から第２相の
スイツチング信号S′2として電流Ｉが流入し、前
記第４の端子T4には電流が流れず、トランジス
タQ3，Q6のコレクタ共通接続点Ａと前記第１、
第３の端子T1，T3との間での電流の入出力は発
生しない。次に、Ha+信号がロウレベルHb+信号
がハイレベルのとき（Ha+信号が180゜〜270゜のと
き）には、トランジスタQ2，Q4，Q5が導通し、
トランジスタQ1，Q3，Q6は非導通になり、上記
導通トランジスタQ2，Q4，Q5にそれぞれ定電流
Ｉが流れる。したがつて、トランジスタQ1，Q5
のコレクタ共通接続点Ｂと前記第２、第４の端子
T2，T4との間での電流の入出力は発生せず、ト
ランジスタQ3，Q6のコレクタ共通接続点Ａから
前記第３の端子T3に対して第３相のスイツチン
グ信号S′3として電流Ｉが流出し、前記第１の端
子T1には電流が流れない。次に、Ha+信号およ
びHb+信号が共にロウレベルのとき（Ha+信号が
270゜〜360゜のとき）には、トランジスタQ2，Q4，
Q6が導通し、トランジスタQ1，Q3，Q5は非導通
になり、上記導通トランジスタQ2，Q4，Q6にそ
れぞれ定電流Ｉが流れる。したがつて、トランジ
スタQ1，Q5のコレクタ共通接続点Ｂから前記第
４の端子T4に対して第４相のスイツチング信号
S′4として電流Ｉが流れ、前記第２の端子T2には
電流が流れず、トランジスタQ3，Q6のコレクタ
共通接続点Ａと前記第１、第３の端子T1，T3と
の間での電流の入出力は発生しない。
４図を参照して説明する。定電流源用トランジス
タQ7〜Q10およびカレントミラー回路CMのトラ
ンジスタQ11〜Q13にはそれぞれ定電流Ｉが流れ
る。いま、ホール信号Ha+がハイレベルでホール
信号Hb+がロウレベルのとき（Ha+信号位相が0゜
〜90゜のとき）には、トランジスタQ1，Q3，Q6が
導通し、トランジスタQ2，Q4，Q5は非導通にな
り、上記導通トランジスタQ1，Q3，Q6にそれぞ
れ定電流Ｉが流れる。したがつて、トランジスタ
Q1，Q5のコレクタ共通接続点Ｂと前記第２、第
４の端子T2，T4との間での電流の入出力は発生
せず、トランジスタQ3，Q6のコレクタ共通接続
点Ａに対して前記第１の端子T1から第１相のス
イツチング信号S′1として電流Ｉが流入し、前記
第３の端子T3には電流が流れない。次に、Ha+
信号およびHb+信号が共にハイレベルのとき
（Ha+信号位相が90゜〜180゜のとき）には、トラン
ジスタQ1，Q3，Q5が導通し、トランジスタQ2，
Q4，Q6は非導通になり、上記導通トランジスタ
Q1，Q3，Q5にそれぞれ定電流Ｉが流れる。した
がつて、トランジスタQ1，Q5のコレクタ共通接
続点Ｂに対して前記第２の端子T2から第２相の
スイツチング信号S′2として電流Ｉが流入し、前
記第４の端子T4には電流が流れず、トランジス
タQ3，Q6のコレクタ共通接続点Ａと前記第１、
第３の端子T1，T3との間での電流の入出力は発
生しない。次に、Ha+信号がロウレベルHb+信号
がハイレベルのとき（Ha+信号が180゜〜270゜のと
き）には、トランジスタQ2，Q4，Q5が導通し、
トランジスタQ1，Q3，Q6は非導通になり、上記
導通トランジスタQ2，Q4，Q5にそれぞれ定電流
Ｉが流れる。したがつて、トランジスタQ1，Q5
のコレクタ共通接続点Ｂと前記第２、第４の端子
T2，T4との間での電流の入出力は発生せず、ト
ランジスタQ3，Q6のコレクタ共通接続点Ａから
前記第３の端子T3に対して第３相のスイツチン
グ信号S′3として電流Ｉが流出し、前記第１の端
子T1には電流が流れない。次に、Ha+信号およ
びHb+信号が共にロウレベルのとき（Ha+信号が
270゜〜360゜のとき）には、トランジスタQ2，Q4，
Q6が導通し、トランジスタQ1，Q3，Q5は非導通
になり、上記導通トランジスタQ2，Q4，Q6にそ
れぞれ定電流Ｉが流れる。したがつて、トランジ
スタQ1，Q5のコレクタ共通接続点Ｂから前記第
４の端子T4に対して第４相のスイツチング信号
S′4として電流Ｉが流れ、前記第２の端子T2には
電流が流れず、トランジスタQ3，Q6のコレクタ
共通接続点Ａと前記第１、第３の端子T1，T3と
の間での電流の入出力は発生しない。
即ち、前記接続点ＡとダイオードD1，D3の接
続点との間の配線LAには双方向の電流IAが流れて
第１、第３の端子T1，T3には信号S′1，S′3がプツ
シユプル形式で得られ、前記接続点Ｂとダイオー
ドD2，D4の接続点との間の線LBには双方向の電
流IBが流れて第２、第４の端子T2，T4には信号
S′2，S′4がプツシユプル形式で得られる。したが
つて、これらのスイツチング信号S′1〜S′4によつ
て四相ホールモータの駆動回路（通常はプツシユ
プル回路）を駆動制御することが可能である。
続点との間の配線LAには双方向の電流IAが流れて
第１、第３の端子T1，T3には信号S′1，S′3がプツ
シユプル形式で得られ、前記接続点Ｂとダイオー
ドD2，D4の接続点との間の線LBには双方向の電
流IBが流れて第２、第４の端子T2，T4には信号
S′2，S′4がプツシユプル形式で得られる。したが
つて、これらのスイツチング信号S′1〜S′4によつ
て四相ホールモータの駆動回路（通常はプツシユ
プル回路）を駆動制御することが可能である。
上述したような四相信号発生回路によれば、３
組の差動対トランジスタのベースバイアス、つま
り２組の差動入力信号のバイアス電位を各組相互
間で互いに自由に設定可能であり、それぞれ同一
バイアスを使用すればバイアス設定が容易にな
る。また、Vcc電源と接地端との間に各組の差動
対トランジスタが並列に接続されているので、各
差動対の動作を保証し得るVcc電源の変動マージ
ンが大きくなり、Vcc電源の低電圧化に対して有
利である。また、スイツチング信号S′1〜S′4は、
各差動対による論理演算結果により決まる３値の
電流（2I，Ｉ，０）に応じて（電流Ｉの流入状
態、電流が流れない状態、電流Ｉの流出状態）が
定まり、各相の切り換わり時に２相同時に出力す
ることはないので、モータ駆動回路を破壊するお
それはなく、従来必要としたスイツチング信号波
形処理用の回路を設ける必要もない。
組の差動対トランジスタのベースバイアス、つま
り２組の差動入力信号のバイアス電位を各組相互
間で互いに自由に設定可能であり、それぞれ同一
バイアスを使用すればバイアス設定が容易にな
る。また、Vcc電源と接地端との間に各組の差動
対トランジスタが並列に接続されているので、各
差動対の動作を保証し得るVcc電源の変動マージ
ンが大きくなり、Vcc電源の低電圧化に対して有
利である。また、スイツチング信号S′1〜S′4は、
各差動対による論理演算結果により決まる３値の
電流（2I，Ｉ，０）に応じて（電流Ｉの流入状
態、電流が流れない状態、電流Ｉの流出状態）が
定まり、各相の切り換わり時に２相同時に出力す
ることはないので、モータ駆動回路を破壊するお
それはなく、従来必要としたスイツチング信号波
形処理用の回路を設ける必要もない。
なお、本発明は上記実施例に限定されるもので
はなく、上記実施例において定電流Ｉが流れたり
流れなかつたりする回路部分にそれぞれ等しい抵
抗値の抵抗を直列に挿入し、この抵抗それぞれの
電圧降下を検出すると共にそれぞれの大きさ（定
電流Ｉが流れるか否かによつて異なる）あるいは
向き（定電流Ｉが流れる場合の向きによつて異な
る）の組み合わせに応じて第１〜第４相のスイツ
チング信号を出力する論理回路を設けてもよい。
また、前記実施例の各トランジスタの極性を
NPN形のものはPNP形に、PNP形のものは
NPN形に変え、これに応じて電源電位と接地電
位とを入れ替えるようにしてもよい。また、２組
の差動対トランジスタQ1，Q2，Q3，Q4のベース
に与えられるパルス信号入力Ha+，Ha-に対して
１組の差動対トランジスタQ5，Q6のベースに与
えられるパルス信号入力が90度進んでいる場合で
も４相スイツチング信号が得られる。
はなく、上記実施例において定電流Ｉが流れたり
流れなかつたりする回路部分にそれぞれ等しい抵
抗値の抵抗を直列に挿入し、この抵抗それぞれの
電圧降下を検出すると共にそれぞれの大きさ（定
電流Ｉが流れるか否かによつて異なる）あるいは
向き（定電流Ｉが流れる場合の向きによつて異な
る）の組み合わせに応じて第１〜第４相のスイツ
チング信号を出力する論理回路を設けてもよい。
また、前記実施例の各トランジスタの極性を
NPN形のものはPNP形に、PNP形のものは
NPN形に変え、これに応じて電源電位と接地電
位とを入れ替えるようにしてもよい。また、２組
の差動対トランジスタQ1，Q2，Q3，Q4のベース
に与えられるパルス信号入力Ha+，Ha-に対して
１組の差動対トランジスタQ5，Q6のベースに与
えられるパルス信号入力が90度進んでいる場合で
も４相スイツチング信号が得られる。
上述したように本発明の四相信号発生回路によ
れば、四相信号発生に必要な互いに位相が90度ず
れた２組の差動入力信号の各バイアス電位を互い
に自由に設定できるので入力仕様の制約が少なく
なる。また、使用する３組の差動対トランジスタ
を並例に動作させているので、これらの動作を保
証し得る動作電源の変動マージンが大きい利点を
有する。さらに、必要に応じて４相の信号を２組
のプツシユプル信号形式で取り出すことも可能で
あり、このことは四相信号によつてプツシユプル
回路を駆動する場合に都合が良い。
れば、四相信号発生に必要な互いに位相が90度ず
れた２組の差動入力信号の各バイアス電位を互い
に自由に設定できるので入力仕様の制約が少なく
なる。また、使用する３組の差動対トランジスタ
を並例に動作させているので、これらの動作を保
証し得る動作電源の変動マージンが大きい利点を
有する。さらに、必要に応じて４相の信号を２組
のプツシユプル信号形式で取り出すことも可能で
あり、このことは四相信号によつてプツシユプル
回路を駆動する場合に都合が良い。
第１図は従来の四相信号発生回路を示す回路
図、第２図は第１図の動作説明のために示す信号
波形図、第３図は本発明に係る四相信号発生回路
の一実施例を示す回路図、第４図は第３図の動作
説明のために示す信号波形図である。 Q1，Q2，Q3，Q4，Q5，Q6……差動対トランジ
スタ、Q7〜Q13……定電流源トランジスタ、T1〜
T4……信号出力端子、Ha+，Ha-，Hb+，Hb-…
…入力信号、S′1〜S′4……スイツチング信号出
力。
図、第２図は第１図の動作説明のために示す信号
波形図、第３図は本発明に係る四相信号発生回路
の一実施例を示す回路図、第４図は第３図の動作
説明のために示す信号波形図である。 Q1，Q2，Q3，Q4，Q5，Q6……差動対トランジ
スタ、Q7〜Q13……定電流源トランジスタ、T1〜
T4……信号出力端子、Ha+，Ha-，Hb+，Hb-…
…入力信号、S′1〜S′4……スイツチング信号出
力。
Claims (1)
- １ それぞれのベースにデユーテイ比が180度で
互いに逆相である１組のパルス信号入力Ha+，
Ha-の各一方が与えられる第１の差動対トランジ
スタQ1，Q2と、それぞれのベースにデユーテイ
比が180度で互いに逆相であつて前記パルス信号
入力Ha+，Ha-と同相の１組のパルス信号入力の
各一方が与えられる第２の差動対トランジスタ
Q3，Q4と、それぞれのベースにデユーテイ比が
180度で互いに逆相であつて前記パルス信号入力
Ha+，Ha-とは90度異なる１組のパルス信号入力
の各一方が与えられる第３の差動対トランジスタ
Q5，Q6と、上記各差動対トランジスタそれぞれ
のエミツタ共通接続点と第１の電源との間にそれ
ぞれ接続されそれぞれ等しい定電流Ｉを流す第１
乃至第３の定電流源と、前記第１の差動対トラン
ジスタおよび第３の差動対トランジスタの各一方
のトランジスタQ1，Q5のコレクタ相互接続点と
第２の電源との間に接続され定電流Ｉを流す第４
の定電流源と、前記第２の差動対トランジスタお
よび第３の差動対トランジスタの各一方のトラン
ジスタQ3，Q6のコレクタ相互接続点と前記第２
の電源との間に接続された定電流Ｉを流す第５の
定電流源と、前記第１の差動対トランジスタおよ
び第２の差動対トランジスタのそれぞれ同相のパ
ルス信号入力がベースに与えられる各一方のトラ
ンジスタQ2，Q4のコレクタ相互接続点を前記第
２の電源もしくはこれとは別の電位端に接続する
配線と、前記トランジスタQ1，Q5のコレクタ相
互接続点との間で定電流Ｉの流入もしくは流出が
選択的に行なわれる２個の端子T2，T4と、前記
トランジスタQ3，Q6のコレクタ相互接続点との
間で定電流Ｉの流入もしくは流出が選択的に行な
われる２個の端子T1，T3とを具備することを特
徴とする四相信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21009683A JPS60102018A (ja) | 1983-11-09 | 1983-11-09 | 四相信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21009683A JPS60102018A (ja) | 1983-11-09 | 1983-11-09 | 四相信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60102018A JPS60102018A (ja) | 1985-06-06 |
| JPH0441533B2 true JPH0441533B2 (ja) | 1992-07-08 |
Family
ID=16583744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21009683A Granted JPS60102018A (ja) | 1983-11-09 | 1983-11-09 | 四相信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102018A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280511A (ja) * | 1987-05-13 | 1988-11-17 | Fujitsu Ltd | クロック生成方式 |
-
1983
- 1983-11-09 JP JP21009683A patent/JPS60102018A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60102018A (ja) | 1985-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (ja) | 全波整流回路 | |
| GB2217134A (en) | Amplifier circuit | |
| JPH02892B2 (ja) | ||
| GB2095931A (en) | Brushless dc motor control circuits | |
| JPH0441533B2 (ja) | ||
| JPH0479171B2 (ja) | ||
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP3091638B2 (ja) | モータ駆動回路 | |
| US3193747A (en) | Servo system with particular phase detector-modulator transistor bridge circuits | |
| JPS649837B2 (ja) | ||
| GB2070371A (en) | Differential output circuit | |
| JPH0434567Y2 (ja) | ||
| JPS6145754Y2 (ja) | ||
| JPH0527355B2 (ja) | ||
| JP2627338B2 (ja) | モータ駆動回路 | |
| JPH0576273B2 (ja) | ||
| JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH018027Y2 (ja) | ||
| JPS6333731B2 (ja) | ||
| JP2687462B2 (ja) | 電源電圧検出回路 | |
| JPS61140218A (ja) | 入力回路 | |
| JPH0434849B2 (ja) |