JPH0577296B2 - - Google Patents
Info
- Publication number
- JPH0577296B2 JPH0577296B2 JP61039862A JP3986286A JPH0577296B2 JP H0577296 B2 JPH0577296 B2 JP H0577296B2 JP 61039862 A JP61039862 A JP 61039862A JP 3986286 A JP3986286 A JP 3986286A JP H0577296 B2 JPH0577296 B2 JP H0577296B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- region
- emitter
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体基板内に複数のトランジスタを
形成し、これをダーリントン接続して形成した半
導体装置に関するものである。特にダーリントン
接続した時のhFEの温度特性を改善した半導体装
置に関するものである。
形成し、これをダーリントン接続して形成した半
導体装置に関するものである。特にダーリントン
接続した時のhFEの温度特性を改善した半導体装
置に関するものである。
(ロ) 従来の技術
ダーリントン・トランジスタはトランジスタの
電流増幅率が高いため大電流のスイツチング等に
使用される。
電流増幅率が高いため大電流のスイツチング等に
使用される。
一般に特公昭59−25390号公報（第２図イ・第
２図ロ）の如く、前段のトランジスタ７（ドライ
バ・トランジスタ）のコレクタ・エミツタ１，３
間に後段トランジスタ８（出力トランジスタ）の
コレクタ・ベース１，２を接続し、前段のトラン
ジスタ７のベース・エミツタ２，３間および後段
のトランジスタ８のベース・エミツタ２，３間に
それぞれ拡散抵抗９を形成してダーリントン接続
していた。
２図ロ）の如く、前段のトランジスタ７（ドライ
バ・トランジスタ）のコレクタ・エミツタ１，３
間に後段トランジスタ８（出力トランジスタ）の
コレクタ・ベース１，２を接続し、前段のトラン
ジスタ７のベース・エミツタ２，３間および後段
のトランジスタ８のベース・エミツタ２，３間に
それぞれ拡散抵抗９を形成してダーリントン接続
していた。
(ハ) 発明が解決しようとする問題点
一般にシリコン基板に作成したトランジスタの
hFEは25〜100℃で100％程増加する。そのため温
度上昇するとコレクタ電流が増加し、更に温度上
昇を生じる。
hFEは25〜100℃で100％程増加する。そのため温
度上昇するとコレクタ電流が増加し、更に温度上
昇を生じる。
またダーリントン・トランジスタの電流増幅率
は前段のトランジスタと後段のトランジスタの電
流増幅率の積で表わされ、非常に大きな電流増幅
率を得られる。
は前段のトランジスタと後段のトランジスタの電
流増幅率の積で表わされ、非常に大きな電流増幅
率を得られる。
従つて温度に対してダーリントン・トランジス
タのhFEは相乗効果により非常に大きくなり、温
度依存性が大きくなる問題点を有していた。
タのhFEは相乗効果により非常に大きくなり、温
度依存性が大きくなる問題点を有していた。
更には前段の拡散抵抗９が正の温度特性を持つ
ため、温度が上がると抵抗が大きくなり前段のエ
ミツタ電流が大きくなる。従つてここでもhFEの
温度特性が生じてくる。
ため、温度が上がると抵抗が大きくなり前段のエ
ミツタ電流が大きくなる。従つてここでもhFEの
温度特性が生じてくる。
(ニ) 問題点を解決するための手段
本発明は斯上の問題点に鑑みてなされ、ダーリ
ントン・トランジスタ接続されたトランジスタを
備えた半導体装置に於いて、前記ダーリントン接
続されている前段のトランジスタ７のベース・エ
ミツタ２，３間にポリシリコン抵抗体５をバイア
ス抵抗として接続することで解決するものであ
る。
ントン・トランジスタ接続されたトランジスタを
備えた半導体装置に於いて、前記ダーリントン接
続されている前段のトランジスタ７のベース・エ
ミツタ２，３間にポリシリコン抵抗体５をバイア
ス抵抗として接続することで解決するものであ
る。
(ホ) 作用
前段のトランジスタ７のベース・エミツタ２，
３間にポリシリコン５より成る抵抗をバイアス抵
抗として形成する。一般にポリシリコン５は第６
図に示す如く、負の温度係数を有しているため、
温度が上昇するとポリシリコン抵抗は減少し、そ
してベース電流の一部がポリシリコンを経由して
流れるため、エミツタ電流の増加を防止できる。
３間にポリシリコン５より成る抵抗をバイアス抵
抗として形成する。一般にポリシリコン５は第６
図に示す如く、負の温度係数を有しているため、
温度が上昇するとポリシリコン抵抗は減少し、そ
してベース電流の一部がポリシリコンを経由して
流れるため、エミツタ電流の増加を防止できる。
(ヘ) 実施例
本発明の実施例を第１図乃至第８図を参照しな
がらNPN型の半導体装置について説明する。尚
本発明はPNP型の半導体装置においても有効で
ある。
がらNPN型の半導体装置について説明する。尚
本発明はPNP型の半導体装置においても有効で
ある。
先ず第１図イ・第１図ロに本発明の第１の実施
例を示す。Ｎ型のシリコン基板１よりなるコレク
タ領域と、該コレクタ領域１に形成される２つの
Ｐ型のベース領域２と、該ベース領域２の中に
夫々形成されるＮ型のエミツタ領域３と、後段の
トランジスタと対応する前記ベース領域３に形成
されるコンタクト領域４とがある。
例を示す。Ｎ型のシリコン基板１よりなるコレク
タ領域と、該コレクタ領域１に形成される２つの
Ｐ型のベース領域２と、該ベース領域２の中に
夫々形成されるＮ型のエミツタ領域３と、後段の
トランジスタと対応する前記ベース領域３に形成
されるコンタクト領域４とがある。
ここで前記半導体基板に所定の耐圧が得られる
ようにエピタキシヤル層１を形成し、前記半導体
基板１にシリコン酸化膜を形成する。その後該シ
リコン酸化膜にベース領域３を形成するための拡
散孔を開口し、不純物拡散源であるボロングラス
を付着またはボロンを注入した後、再度シリコン
酸化膜を被覆し、ベース領域２を熱拡散で形成す
る。次に前述と同様に不純物拡散源であるＮ型の
不純物リン、ヒ素等を使用して、エミツタ領域３
を熱拡散する。またエミツタ領域３を形成する
際、後段のトランジスタと対応する前記ベース領
域２に拡散抵抗形成の際に必要なコンタクト領域
４を同時に形成する。従つてドライバー・トラン
ジスタとなる前段のトランジスタと、出力トラン
ジスタとなる後段トランジスタと、後段トランジ
スタのベース領域２内にコンタクト領域４が形成
される。
ようにエピタキシヤル層１を形成し、前記半導体
基板１にシリコン酸化膜を形成する。その後該シ
リコン酸化膜にベース領域３を形成するための拡
散孔を開口し、不純物拡散源であるボロングラス
を付着またはボロンを注入した後、再度シリコン
酸化膜を被覆し、ベース領域２を熱拡散で形成す
る。次に前述と同様に不純物拡散源であるＮ型の
不純物リン、ヒ素等を使用して、エミツタ領域３
を熱拡散する。またエミツタ領域３を形成する
際、後段のトランジスタと対応する前記ベース領
域２に拡散抵抗形成の際に必要なコンタクト領域
４を同時に形成する。従つてドライバー・トラン
ジスタとなる前段のトランジスタと、出力トラン
ジスタとなる後段トランジスタと、後段トランジ
スタのベース領域２内にコンタクト領域４が形成
される。
そして前記半導体基板１のシリコン酸化膜上に
形成されたバイアス抵抗となるポリシリコン抵抗
体５と、前記トランジスタ７，８とポリシリコン
抵抗体５と拡散抵抗９をダーリントン接続する電
極とで本発明は第３図のように構成される。
形成されたバイアス抵抗となるポリシリコン抵抗
体５と、前記トランジスタ７，８とポリシリコン
抵抗体５と拡散抵抗９をダーリントン接続する電
極とで本発明は第３図のように構成される。
本構成は本発明の特徴とする所であり、前記前
段のトランジスタ７のベース・エミツタ２，３間
にポリシリコン抵抗体５を接続することにある。
第１図イに示す如く、前記ポリシリンコン抵抗体
５は前段のトランジスタ７のベース領域２上にシ
リコン酸化膜を介して形成されている。
段のトランジスタ７のベース・エミツタ２，３間
にポリシリコン抵抗体５を接続することにある。
第１図イに示す如く、前記ポリシリンコン抵抗体
５は前段のトランジスタ７のベース領域２上にシ
リコン酸化膜を介して形成されている。
前記ポリシリコン抵抗体５は不純物を拡散して
いない状態で約5000Åの厚さで形成し、例えばリ
ンを所定の濃度となるような条件でイオン注入
し、窒素ガス雰囲気中で温度1000℃、30分間アニ
ールをする。例えばポリシリコン抵抗体５のシー
ト抵抗を1KΩ／口とすると温度の変化率は−
3500ppm／℃となる。従つて前記ポリシリコン抵
抗体５は負の温度係数を有し、温度が大きくなる
と抵抗値は小さくなるために、後段のベースに入
る電流は小さくなり、後段のトランジスタのコレ
クタ電流は小さくなる。
いない状態で約5000Åの厚さで形成し、例えばリ
ンを所定の濃度となるような条件でイオン注入
し、窒素ガス雰囲気中で温度1000℃、30分間アニ
ールをする。例えばポリシリコン抵抗体５のシー
ト抵抗を1KΩ／口とすると温度の変化率は−
3500ppm／℃となる。従つて前記ポリシリコン抵
抗体５は負の温度係数を有し、温度が大きくなる
と抵抗値は小さくなるために、後段のベースに入
る電流は小さくなり、後段のトランジスタのコレ
クタ電流は小さくなる。
従つてhFEは第４図に示す如く温度に対し正の
温度特性をもつが、ポリシリコン抵抗体５の負の
温度特性によりhFEの温度依存性を制御すること
が可能となる。
温度特性をもつが、ポリシリコン抵抗体５の負の
温度特性によりhFEの温度依存性を制御すること
が可能となる。
また本発明の第２の特徴としては前記ポリシリ
コン抵抗体５の形成領域にある。一般にはポリシ
リコン抵抗体５と半導体基板１との間にはシリコ
ン酸化膜の如き絶縁膜が形成されているので、ど
の領域にポリシリコン抵抗体５を形成しても良好
に動作する。しかし前記絶縁膜にはピンホール等
に欠陥部が発生しており、このピンホールを介し
て短絡を引起こすことがある。従つてベースとエ
ミツタ領域２，３間かあるいはベース領域２にポ
リシリコン抵抗体５を形成するのが好ましい。例
えば第１図や第６図の如くベース領域２上に形成
するか、また第７図の如くベース・エミツタ２，
３間に形成すれば良い。
コン抵抗体５の形成領域にある。一般にはポリシ
リコン抵抗体５と半導体基板１との間にはシリコ
ン酸化膜の如き絶縁膜が形成されているので、ど
の領域にポリシリコン抵抗体５を形成しても良好
に動作する。しかし前記絶縁膜にはピンホール等
に欠陥部が発生しており、このピンホールを介し
て短絡を引起こすことがある。従つてベースとエ
ミツタ領域２，３間かあるいはベース領域２にポ
リシリコン抵抗体５を形成するのが好ましい。例
えば第１図や第６図の如くベース領域２上に形成
するか、また第７図の如くベース・エミツタ２，
３間に形成すれば良い。
更にhFEの温度特性を良好にするために、適当
な値のポリシリコン抵抗を後段のトランジスタ８
のベース・エミツタ２，３間に更に形成しても良
い。
な値のポリシリコン抵抗を後段のトランジスタ８
のベース・エミツタ２，３間に更に形成しても良
い。
(ト) 発明の効果
以上の説明からも明らかな如く、少なくとも前
記前段のトランジスタ８のベース・エミツタ２，
３間に負性抵抗であるポリシリコン抵抗体５をバ
イアス抵抗として形成することで、hFEの温度依
存性が小さいダーリントン・トランジスタ接続さ
れている半導体装置を形成することが可能とな
る。
記前段のトランジスタ８のベース・エミツタ２，
３間に負性抵抗であるポリシリコン抵抗体５をバ
イアス抵抗として形成することで、hFEの温度依
存性が小さいダーリントン・トランジスタ接続さ
れている半導体装置を形成することが可能とな
る。
第１図イは本発明の一実施例であり半導体装置
の平面図、第１図ロは本発明によるＸ−X′断面
による半導体装置の断面図、第２図イは従来の半
導体装置の平面図、第２図ロは従来の半導体装置
のＸ−X′線による断面図、第３図は半導体装置
の等価回路図、第４図はコレクタ電流とhFEの特
性図、第５図はシート抵抗と温度係数の特性図、
第６図および第７図は本発明の他の実施例であり
半導体装置の平面図である。 １は半導体基板、２はベース領域、３はエミツ
タ領域、４はコンタクト領域、５はポリシリコ
ン、７，８はトランジスタ、９は拡散抵抗であ
る。
の平面図、第１図ロは本発明によるＸ−X′断面
による半導体装置の断面図、第２図イは従来の半
導体装置の平面図、第２図ロは従来の半導体装置
のＸ−X′線による断面図、第３図は半導体装置
の等価回路図、第４図はコレクタ電流とhFEの特
性図、第５図はシート抵抗と温度係数の特性図、
第６図および第７図は本発明の他の実施例であり
半導体装置の平面図である。 １は半導体基板、２はベース領域、３はエミツ
タ領域、４はコンタクト領域、５はポリシリコ
ン、７，８はトランジスタ、９は拡散抵抗であ
る。
Claims (1)
- 【特許請求の範囲】 １ コレクタとなる一導電型の半導体層と、前記
半導体層の表面に離間して形成した逆導電型の前
段トランジスタのベース領域および後段トランジ
スタのベース領域と、 前記前段トランジスタの表面に形成した一導電
型の前段トランジスタのエミツタ領域と、 前記後段トランジスタの表面に形成した一導電
型の後段トランジスタのエミツタ領域と、 前記前段トランジスタのベース領域にコンタク
トしダーリントントランジスタのベース端子に接
続される前段トランジスタのベース電極と、 前記前段トランジスタのエミツタ領域にコンタ
クトし、絶縁膜の上を延在して前記後段トランジ
スタのベース領域にコンタクトする接続電極と、 前記後段トランジスタのエミツタ領域にコンタ
クトし前記ダーリントントランジスタのエミツタ
端子に接続される後段トランジスタのエミツタ電
極と、 前記前段トランジスタのベース電極と前記接続
電極との間に接続されるとともに、不純物ドープ
によつて負の温度係数が与えられたポリシリコン
抵抗体とを具備することを特徴とするダーリント
ントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039862A JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039862A JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198148A JPS62198148A (ja) | 1987-09-01 |
| JPH0577296B2 true JPH0577296B2 (ja) | 1993-10-26 |
Family
ID=12564780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039862A Granted JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62198148A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5359385A (en) * | 1976-11-09 | 1978-05-29 | Mitsubishi Electric Corp | Production method of semiconductor thermal sensitive element |
| JPS56112751A (en) * | 1980-02-13 | 1981-09-05 | Toshiba Corp | Switching element |
| JPS592159U (ja) * | 1982-06-28 | 1984-01-09 | ロ−ム株式会社 | トランジスタ装置 |
| JPS5925390A (ja) * | 1982-08-02 | 1984-02-09 | Sumitomo Chem Co Ltd | 新規な１−置換イミダゾ−ル−４−カルボキサミド |
| JPS60128651A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-02-25 JP JP61039862A patent/JPS62198148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198148A (ja) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698655A (en) | Overvoltage and overtemperature protection circuit | |
| US4495512A (en) | Self-aligned bipolar transistor with inverted polycide base contact | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| US4180827A (en) | NPN/PNP Fabrication process with improved alignment | |
| JPS61147572A (ja) | 半導体装置の製造方法 | |
| US6127723A (en) | Integrated device in an emitter-switching configuration | |
| US4807009A (en) | Lateral transistor | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPH0577296B2 (ja) | ||
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| JP3396125B2 (ja) | 定電圧ダイオード | |
| US4057763A (en) | Current amplifiers | |
| US3836997A (en) | Semiconductor darlington circuit | |
| JPH0611057B2 (ja) | 半導体装置 | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPS60119769A (ja) | 半導体装置 | |
| JPH02268462A (ja) | 半導体装置 | |
| JPH05864B2 (ja) | ||
| JPS6060753A (ja) | 半導体装置 | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPH0734469B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02241057A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |