JPS62198148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62198148A JPS62198148A JP61039862A JP3986286A JPS62198148A JP S62198148 A JPS62198148 A JP S62198148A JP 61039862 A JP61039862 A JP 61039862A JP 3986286 A JP3986286 A JP 3986286A JP S62198148 A JPS62198148 A JP S62198148A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- base
- resistor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体基板内に複数のトランジスタを形成し、
これをダーリントン接続して形成した半導体装置に関す
るものであり、特にダーリントン接続した時のｈｏの温
度特性を改善した半導体装置に関するものである。
これをダーリントン接続して形成した半導体装置に関す
るものであり、特にダーリントン接続した時のｈｏの温
度特性を改善した半導体装置に関するものである。
（ロ）従来の技術
ダーリントン・トランジスタはトランジスタの電流増幅
率が高いため大電流のスイッチング等に使用される。
率が高いため大電流のスイッチング等に使用される。
一般に特公昭５９−２５３９０号公報（第２図（イ）・
第２図（ロ））の如く、前段のトランジスタ（７）（ド
ライバ・トランジスタ）のコレクタ・エミッタ（１）（
３）間に後段トランジスタ（８）（出力トランジスタ）
のコレクタ・ベース（１）（２）を接続し、前段のトラ
ンジスタ（７）のベース・エミッタ（２）（３）間およ
び後段のトランジスタ（８）のベース・エミッタ（２）
（３）間にそれぞれ拡散抵抗（９）を形成してダーリン
トン接続していた。
第２図（ロ））の如く、前段のトランジスタ（７）（ド
ライバ・トランジスタ）のコレクタ・エミッタ（１）（
３）間に後段トランジスタ（８）（出力トランジスタ）
のコレクタ・ベース（１）（２）を接続し、前段のトラ
ンジスタ（７）のベース・エミッタ（２）（３）間およ
び後段のトランジスタ（８）のベース・エミッタ（２）
（３）間にそれぞれ拡散抵抗（９）を形成してダーリン
トン接続していた。
（ハ）発明が解決しようとする問題点
一般にシリコン基板に作成したトランジスタのｈＦ！は
２５〜１００℃で１００％程増加する。そのため温度上
昇するとコレクタ電流が増加し、更に温度上昇を生じる
。
２５〜１００℃で１００％程増加する。そのため温度上
昇するとコレクタ電流が増加し、更に温度上昇を生じる
。
またダーリントン・トランジスタの電流増幅率は前段の
トランジスタと後段のトランジスタの電流増幅率の積で
表わされ、非常に大きな電流増幅率を得られる。
トランジスタと後段のトランジスタの電流増幅率の積で
表わされ、非常に大きな電流増幅率を得られる。
従って温度に対してダーリントン・トランジスタのｈ□
は相乗効果により非常に大きくなり、温度依存性が大き
くなる問題点を有していた。
は相乗効果により非常に大きくなり、温度依存性が大き
くなる問題点を有していた。
更には前段の拡散抵抗（９）が正の温度特性を持つため
、温度が上がると抵抗が大きくなり前段のエミッタ電流
が大きくなる。従ってここでもｈ□の温度特性が生じて
くる。
、温度が上がると抵抗が大きくなり前段のエミッタ電流
が大きくなる。従ってここでもｈ□の温度特性が生じて
くる。
（ニ）問題点を解決するための手段
本発明は衛士の問題点に鑑みてなされ、ダーリントン・
トランジスタ接続きれたトランジスタを備えた半導体装
置に於いて、前記ダーリントン接続されている前段のト
ランジスタ（７）のベース・エミッタ（２）（３）間に
ポリシリコン抵抗体（５）をバイアス抵抗として接続す
ることで解決するものである。
トランジスタ接続きれたトランジスタを備えた半導体装
置に於いて、前記ダーリントン接続されている前段のト
ランジスタ（７）のベース・エミッタ（２）（３）間に
ポリシリコン抵抗体（５）をバイアス抵抗として接続す
ることで解決するものである。
（ホ）作用
前段のトランジスタ（７）のベース・エミッタ（２）（
３）間にポリシリコン（５）より成る抵抗をバイアス抵
抗として形成する。一般にポリシリコン（５）は第６図
に示す如く、負の温度係数を有しているため、温度が上
昇するとポリシリコン抵抗は減少し、そしてベース電流
の一部がポリシリコンを経由して流れるため、エミッタ
電流の増加を肪止できる。
３）間にポリシリコン（５）より成る抵抗をバイアス抵
抗として形成する。一般にポリシリコン（５）は第６図
に示す如く、負の温度係数を有しているため、温度が上
昇するとポリシリコン抵抗は減少し、そしてベース電流
の一部がポリシリコンを経由して流れるため、エミッタ
電流の増加を肪止できる。
（へ）実施例
本発明の実施例を第１図乃至第８図を参照しながらＮＰ
Ｎ型の半導体装置について説明する。尚本発明はＰＮＰ
型の半導体装置においても有効である。
Ｎ型の半導体装置について説明する。尚本発明はＰＮＰ
型の半導体装置においても有効である。
先ず第１図（イ）・第１図（ロ）に本発明の第１の実施
例を示す。Ｎ型のシリコン基板（１）よりなるコレクタ
領域と、該コレクタ領域（１）に形成される２つのＰ型
のベース領域（２）と、該ベース領域（２）の中に夫々
形成されるＮ型のエミッタ領域（３）と、後段のトラン
ジスタと対応する前記ベース領域（３）に形成されるフ
ンタクト領域（４）とがある。
例を示す。Ｎ型のシリコン基板（１）よりなるコレクタ
領域と、該コレクタ領域（１）に形成される２つのＰ型
のベース領域（２）と、該ベース領域（２）の中に夫々
形成されるＮ型のエミッタ領域（３）と、後段のトラン
ジスタと対応する前記ベース領域（３）に形成されるフ
ンタクト領域（４）とがある。
ここで前記半導体基板に所定の耐圧が得られるようにエ
ピタキシャル層（１）を形成し、前記半導体基板（１）
にシリコン酸化膜を形成する。その後該シリコン酸化膜
にベース領域（３）を形成するための拡散孔を開口し、
不純物拡散源であるボロングラスを付着またはボロンを
注入した後、再度シリコン酸化膜を被覆し、ベース領域
（２）を熱拡散で形成する。次に前述と同様に不純物拡
散源であるＮ型の不純物リン、ヒ素等を使用して、エミ
ッタ領域（３）を熱拡散する。またエミッタ領域（３）
を形成する際、後段のトランジスタと対応する前記ベー
ス領域（２）に拡散抵抗形成の際に必要なコンタクト領
域（４）を同時に形成する。従ってドライバー・トラン
ジスタとなる前段のトランジスタと、出力トランジスタ
となる後段トランジスタと、後段トランジスタのベース
領域り２）内にコンタクト領域（４）が形成される。
ピタキシャル層（１）を形成し、前記半導体基板（１）
にシリコン酸化膜を形成する。その後該シリコン酸化膜
にベース領域（３）を形成するための拡散孔を開口し、
不純物拡散源であるボロングラスを付着またはボロンを
注入した後、再度シリコン酸化膜を被覆し、ベース領域
（２）を熱拡散で形成する。次に前述と同様に不純物拡
散源であるＮ型の不純物リン、ヒ素等を使用して、エミ
ッタ領域（３）を熱拡散する。またエミッタ領域（３）
を形成する際、後段のトランジスタと対応する前記ベー
ス領域（２）に拡散抵抗形成の際に必要なコンタクト領
域（４）を同時に形成する。従ってドライバー・トラン
ジスタとなる前段のトランジスタと、出力トランジスタ
となる後段トランジスタと、後段トランジスタのベース
領域り２）内にコンタクト領域（４）が形成される。
そして前記半導体基板（１）のシリコン酸化膜上に形成
されたバイアス抵抗となるポリシリコン抵抗体（５）と
、前記トランジスタ（７）＜８）とポリシリコン抵抗体
（５）と拡散抵抗（９）をダーリントン接続する電極と
で本発明は第３図のように構成される。
されたバイアス抵抗となるポリシリコン抵抗体（５）と
、前記トランジスタ（７）＜８）とポリシリコン抵抗体
（５）と拡散抵抗（９）をダーリントン接続する電極と
で本発明は第３図のように構成される。
本構成は本発明の特徴とする所であり、前記前段のトラ
ンジスタ（７）のベース・エミッタ（２）、（３）間に
ポリシリコン抵抗体（５）を接続することにある。第１
図（イ）に示す如く、前記ポリシリコン抵抗体（５）は
前段のトランジスタ（７）のベース領域（２）上にシリ
コン酸化膜を介して形成されている。
ンジスタ（７）のベース・エミッタ（２）、（３）間に
ポリシリコン抵抗体（５）を接続することにある。第１
図（イ）に示す如く、前記ポリシリコン抵抗体（５）は
前段のトランジスタ（７）のベース領域（２）上にシリ
コン酸化膜を介して形成されている。
前記ポリシリコン抵抗体（５）は不純物を拡散していな
い状態で約５０００人の厚きで形成し、例えばリンを所
定の濃度となるような条件でイオン注入し、窒素ガス雰
囲気中で温度１０００℃、３０分間アニールをする。例
えばポリシリコン抵抗体（５）のシート抵抗をＩＫΩ／
口とすると温度の変化率は−３５００ｐｐｍ／ ”Ｃと
なる。従って前記ポリシリコン抵抗体（５）は負の温度
係数を有し、温度が大きくなると抵抗値は小きくなるた
めに、後段のベースに入る電流は小きくなり、後段のト
ランジスタのフレフタ電流は小さくなる。
い状態で約５０００人の厚きで形成し、例えばリンを所
定の濃度となるような条件でイオン注入し、窒素ガス雰
囲気中で温度１０００℃、３０分間アニールをする。例
えばポリシリコン抵抗体（５）のシート抵抗をＩＫΩ／
口とすると温度の変化率は−３５００ｐｐｍ／ ”Ｃと
なる。従って前記ポリシリコン抵抗体（５）は負の温度
係数を有し、温度が大きくなると抵抗値は小きくなるた
めに、後段のベースに入る電流は小きくなり、後段のト
ランジスタのフレフタ電流は小さくなる。
従ってり、は第４図に示す如く温度に対し正の温度特性
をもつが、ポリシリコン抵抗体（５）ノ負の温度特性に
よりｈ□の温度依存性を制御することが可能となる。
をもつが、ポリシリコン抵抗体（５）ノ負の温度特性に
よりｈ□の温度依存性を制御することが可能となる。
また本発明の第２の特徴としては前記ポリシリコン抵抗
体（５）の形成領域にある。一般にはポリシリコン抵抗
体（５）と半導体基板（１）との間にはシリコン酸化膜
の如き絶縁膜が形成されているので、どの領域にポリシ
リコン抵抗体（５）を形成しても良好に動作する。しか
し前記絶縁膜にはピンホール等の欠陥部が発生しており
、このピンホールを介して短絡を引起こすことがある。
体（５）の形成領域にある。一般にはポリシリコン抵抗
体（５）と半導体基板（１）との間にはシリコン酸化膜
の如き絶縁膜が形成されているので、どの領域にポリシ
リコン抵抗体（５）を形成しても良好に動作する。しか
し前記絶縁膜にはピンホール等の欠陥部が発生しており
、このピンホールを介して短絡を引起こすことがある。
従ってベースとエミッタ領域（２）（３）間かあるいは
ベース領域（２）にポリシリコン抵抗体（５）を形成す
るのが好ましい。例えば第１図や第６図の如くベース領
域（２）上に形成するか、また第７図の如くベース・エ
ミッタ（２）（３）間に形成すれば良い。
ベース領域（２）にポリシリコン抵抗体（５）を形成す
るのが好ましい。例えば第１図や第６図の如くベース領
域（２）上に形成するか、また第７図の如くベース・エ
ミッタ（２）（３）間に形成すれば良い。
更にｈＦＩＫの温度特性を′良好にするために、適当な
値のポリシリコン抵抗を後段のトランジスタ（８）のベ
ース・エミッタ（２）（３）間に更に形成しても良い。
値のポリシリコン抵抗を後段のトランジスタ（８）のベ
ース・エミッタ（２）（３）間に更に形成しても良い。
（ト）発明の効果
以上の説明からも明らかな如く、少なくとも前記前段の
トランジスタ（８）のベース・エミッタ（２）（３）間
に負性抵抗であるポリシリコン抵抗体（５）をバイアス
抵抗として形成することで、ｈ□の温度依存性が小さい
ダーリントン・トランジスタ接続されている半導体装置
を形成することが可能となる。
トランジスタ（８）のベース・エミッタ（２）（３）間
に負性抵抗であるポリシリコン抵抗体（５）をバイアス
抵抗として形成することで、ｈ□の温度依存性が小さい
ダーリントン・トランジスタ接続されている半導体装置
を形成することが可能となる。
第１図（りは本発明の一実施例であり半導体装置の平面
図、第１図（ロ）は本発明によるｘ−ｘ’断面による半
導体装置の断面図、第２図（りは従来の半導体装置の平
面図、第２図（ロ）は従来の半導体装置のｘ−ｘ’線に
よる断面図、第３図は半導体装置の等価回路図、第４図
はコレクタ電流とｈ□の特性図、第５図はシート抵抗と
温度係数の特性図、第６図および第７図は本発明の他の
実施例であり半導体装置の平面図である。 （１）は半導体基板、（２）はベース領域、（３）はエ
ミッタ領域、（４）はコンタクト領域、（５）はポリシ
リコン、（７）、（８）はトランジスタ、（９）は拡散
抵抗である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図イ 第２図イ 第２１！Ｉ口 第３閃 第４ｗ１ １ｃ［Ａ） 第６図 第７図
図、第１図（ロ）は本発明によるｘ−ｘ’断面による半
導体装置の断面図、第２図（りは従来の半導体装置の平
面図、第２図（ロ）は従来の半導体装置のｘ−ｘ’線に
よる断面図、第３図は半導体装置の等価回路図、第４図
はコレクタ電流とｈ□の特性図、第５図はシート抵抗と
温度係数の特性図、第６図および第７図は本発明の他の
実施例であり半導体装置の平面図である。 （１）は半導体基板、（２）はベース領域、（３）はエ
ミッタ領域、（４）はコンタクト領域、（５）はポリシ
リコン、（７）、（８）はトランジスタ、（９）は拡散
抵抗である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図イ 第２図イ 第２１！Ｉ口 第３閃 第４ｗ１ １ｃ［Ａ） 第６図 第７図
Claims (3)
- （１）ダーリントン・トランジスタ接続されたトランジ
スタを備えた半導体装置に於いて、前記ダーリントン接
続されている前段のトランジスタのベース・エミッタ間
にポリシリコン抵抗体をバイアス抵抗として接続したこ
とを特徴とする半導体装置。 - （２）特許請求の範囲第１項に於いて、前記ポリシリコ
ンをベース領域上に形成することを特徴とした半導体装
置。 - （３）特許請求の範囲第１項に於いて、前記ポリシリコ
ンをベース領域とエミッタ領域間上に形成することを特
徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039862A JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039862A JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198148A true JPS62198148A (ja) | 1987-09-01 |
| JPH0577296B2 JPH0577296B2 (ja) | 1993-10-26 |
Family
ID=12564780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039862A Granted JPS62198148A (ja) | 1986-02-25 | 1986-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62198148A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5359385A (en) * | 1976-11-09 | 1978-05-29 | Mitsubishi Electric Corp | Production method of semiconductor thermal sensitive element |
| JPS56112751A (en) * | 1980-02-13 | 1981-09-05 | Toshiba Corp | Switching element |
| JPS592159U (ja) * | 1982-06-28 | 1984-01-09 | ロ−ム株式会社 | トランジスタ装置 |
| JPS5925390A (ja) * | 1982-08-02 | 1984-02-09 | Sumitomo Chem Co Ltd | 新規な１−置換イミダゾ−ル−４−カルボキサミド |
| JPS60128651A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-02-25 JP JP61039862A patent/JPS62198148A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5359385A (en) * | 1976-11-09 | 1978-05-29 | Mitsubishi Electric Corp | Production method of semiconductor thermal sensitive element |
| JPS56112751A (en) * | 1980-02-13 | 1981-09-05 | Toshiba Corp | Switching element |
| JPS592159U (ja) * | 1982-06-28 | 1984-01-09 | ロ−ム株式会社 | トランジスタ装置 |
| JPS5925390A (ja) * | 1982-08-02 | 1984-02-09 | Sumitomo Chem Co Ltd | 新規な１−置換イミダゾ−ル−４−カルボキサミド |
| JPS60128651A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0577296B2 (ja) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3244949A (en) | Voltage regulator | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| US3275910A (en) | Planar transistor with a relative higher-resistivity base region | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| JPS62104156A (ja) | 電子半導体素子 | |
| US6127723A (en) | Integrated device in an emitter-switching configuration | |
| JPS62198148A (ja) | 半導体装置 | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JP3396125B2 (ja) | 定電圧ダイオード | |
| JPS62210674A (ja) | 半導体装置 | |
| US4397695A (en) | Method for stabilizing the current gain of NPN -silicon transistors | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPS6060753A (ja) | 半導体装置 | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JPS60119769A (ja) | 半導体装置 | |
| JPH05864B2 (ja) | ||
| JPS6112389B2 (ja) | ||
| JPS6084873A (ja) | 半導体装置 | |
| JPS6153770A (ja) | 半導体装置 | |
| JPH02163940A (ja) | 半導体装置 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPH0332027A (ja) | 半導体装置の製造方法 | |
| JPS58212171A (ja) | 半導体装置 | |
| JPS63257261A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |