JPH0580527A - 干渉露光に関わる半導体装置の製造方法 - Google Patents
干渉露光に関わる半導体装置の製造方法Info
- Publication number
- JPH0580527A JPH0580527A JP3240953A JP24095391A JPH0580527A JP H0580527 A JPH0580527 A JP H0580527A JP 3240953 A JP3240953 A JP 3240953A JP 24095391 A JP24095391 A JP 24095391A JP H0580527 A JPH0580527 A JP H0580527A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- mask pattern
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ＤＦＢレーザの回折格子であるコルゲーショ
ン構造を、位相が正確に半周期ずれたものとして形成す
る方法を提供すること。 【構成】 一回の干渉露光処理によりコルゲーションの
全長にわたってレジストの格子パターンを形成してお
き、コルゲーションの半分はこのレジストパターンをマ
スクとする選択エッチングで形成し、他の部分では、こ
のレジストパターンを用いて自己整合的に相補的マスク
パターンを形成した上で、この相補的マスクパターンを
用いて選択エッチングを施し、コルゲーションの残り半
分を形成する。 【効果】 コルゲーションの周期性の基礎となるパター
ンが、その全長にわたって一度に形成されるため、反転
部分の位相のずれが正確に半周期となる。
ン構造を、位相が正確に半周期ずれたものとして形成す
る方法を提供すること。 【構成】 一回の干渉露光処理によりコルゲーションの
全長にわたってレジストの格子パターンを形成してお
き、コルゲーションの半分はこのレジストパターンをマ
スクとする選択エッチングで形成し、他の部分では、こ
のレジストパターンを用いて自己整合的に相補的マスク
パターンを形成した上で、この相補的マスクパターンを
用いて選択エッチングを施し、コルゲーションの残り半
分を形成する。 【効果】 コルゲーションの周期性の基礎となるパター
ンが、その全長にわたって一度に形成されるため、反転
部分の位相のずれが正確に半周期となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板面に周期的な
凹凸形状を形成する方法に関わり、特に、干渉露光法と
の組合わせによって、部分的に位相が反転した周期的凹
凸パターンを形成する方法に関わる。
凹凸形状を形成する方法に関わり、特に、干渉露光法と
の組合わせによって、部分的に位相が反転した周期的凹
凸パターンを形成する方法に関わる。
【０００２】半導体レーザの中、ＤＦＢレーザには特定
波長の発振を行わせるためにグレーティング導波路が設
けられている。その回折格子(コルゲーションと呼ばれ
る)の周期は、0.2μｍといった微細なものであり、通常
のフォトリソグラフィでは形成し得ないものであること
から、干渉露光法によって所定の周期を持つレジストパ
ターンを形成し、これをマスクとしてＩｎＰ等の化合物
半導体層に選択エッチングを施して形成することが行わ
れている。
波長の発振を行わせるためにグレーティング導波路が設
けられている。その回折格子(コルゲーションと呼ばれ
る)の周期は、0.2μｍといった微細なものであり、通常
のフォトリソグラフィでは形成し得ないものであること
から、干渉露光法によって所定の周期を持つレジストパ
ターンを形成し、これをマスクとしてＩｎＰ等の化合物
半導体層に選択エッチングを施して形成することが行わ
れている。
【０００３】一方、ＤＦＢレーザのコルゲーションはそ
の中央を境にして凹凸の位相がシフトした構造であるこ
とから、通常の方法では１回の干渉露光だけでその全体
を形成することはできないという事情がある。
の中央を境にして凹凸の位相がシフトした構造であるこ
とから、通常の方法では１回の干渉露光だけでその全体
を形成することはできないという事情がある。
【０００４】
【従来の技術】干渉露光法を用いてこの種のコルゲーシ
ョンを形成する従来技術に、誘電体を光路に介在させて
屈折率の差による干渉縞発生位置をずらせるものがあ
り、本発明者による発明が特願平１−３２４６０、特願
平２−７６４２１として先行出願されている。
ョンを形成する従来技術に、誘電体を光路に介在させて
屈折率の差による干渉縞発生位置をずらせるものがあ
り、本発明者による発明が特願平１−３２４６０、特願
平２−７６４２１として先行出願されている。
【０００５】
【発明が解決しようとする課題】ＤＦＢレーザのコルゲ
ーションは、上記の位相シフト量が回折格子の周期で半
周期に設定される場合が多いので、このような位相シフ
ト量を確実に実現する回折格子の形成方法が提供されれ
ば、光半導体素子の製造技術や光通信などの光半導体素
子の利用技術の発達に資するところが大となる。
ーションは、上記の位相シフト量が回折格子の周期で半
周期に設定される場合が多いので、このような位相シフ
ト量を確実に実現する回折格子の形成方法が提供されれ
ば、光半導体素子の製造技術や光通信などの光半導体素
子の利用技術の発達に資するところが大となる。
【０００６】本発明の目的は、１回の干渉露光によっ
て、相互に位相が半周期ずれた２つの領域を持つコルゲ
ーションを形成する方法を提供することであり、更に他
の目的は優れた波長特性を持つ半導体レーザを形成する
方法を提供することである。
て、相互に位相が半周期ずれた２つの領域を持つコルゲ
ーションを形成する方法を提供することであり、更に他
の目的は優れた波長特性を持つ半導体レーザを形成する
方法を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法に包含されるコルゲ
ーションの形成に於いては、一回の干渉露光処理によっ
て、コルゲーションの全長にわたってマスク層に格子パ
ターンを形成しておき、コルゲーションの半分はこのマ
スクパターンを用いる選択エッチングで形成し、他の部
分では、このマスクパターンを用いて自己整合的に相補
的マスクパターンを形成した上で、この相補的マスクパ
ターンを用いて選択エッチングを施し、コルゲーション
の残り半分を形成することが行われる。因みに、本明細
書でマスクパターンと呼ぶのは選択エッチング用マスク
のパターンであって、フォトマスク等の選択露光用パタ
ーンではない。
め、本発明の半導体装置の製造方法に包含されるコルゲ
ーションの形成に於いては、一回の干渉露光処理によっ
て、コルゲーションの全長にわたってマスク層に格子パ
ターンを形成しておき、コルゲーションの半分はこのマ
スクパターンを用いる選択エッチングで形成し、他の部
分では、このマスクパターンを用いて自己整合的に相補
的マスクパターンを形成した上で、この相補的マスクパ
ターンを用いて選択エッチングを施し、コルゲーション
の残り半分を形成することが行われる。因みに、本明細
書でマスクパターンと呼ぶのは選択エッチング用マスク
のパターンであって、フォトマスク等の選択露光用パタ
ーンではない。
【０００８】
【作用】本発明では最初に、全長にわたって一貫した周
期性を持つマスクパターンが形成され、位相が反転され
る領域ではこのマスクパターンの格子に対して相補的な
格子のマスクパターンが自己整合的に形成されるため、
両マスクパターンの周期性は連続しており、位相だけが
完全に半周期ずれたものとなる。従って、この両パター
ンを用いてコルゲーションが形成されたＤＦＢレーザで
は、単一モード発振が実現し、波長特性の良好な半導体
レーザが得られることになる。
期性を持つマスクパターンが形成され、位相が反転され
る領域ではこのマスクパターンの格子に対して相補的な
格子のマスクパターンが自己整合的に形成されるため、
両マスクパターンの周期性は連続しており、位相だけが
完全に半周期ずれたものとなる。従って、この両パター
ンを用いてコルゲーションが形成されたＤＦＢレーザで
は、単一モード発振が実現し、波長特性の良好な半導体
レーザが得られることになる。
【０００９】図１はこの状況を説明する原理的工程図で
ある。以下、同図を参照しながら本発明の原理的工程を
説明する。例えばＩｎＰのような半導体である基板１
に、干渉露光法によって周期的パターンである第１のマ
スク２を形成する。この状態が同図(a)であり、第１の
マスクは例えばポジ型のレジストである。同図(b)に示
される如く、基板の一部を被覆材３で覆って基板をエッ
チングすると、第１のマスクの開いている部分が選択的
にエッチングされ、被覆材で被覆されない基板領域に周
期的な凹凸が形成される。被覆材として例えばネガ型の
レジストを使用することが可能である。
ある。以下、同図を参照しながら本発明の原理的工程を
説明する。例えばＩｎＰのような半導体である基板１
に、干渉露光法によって周期的パターンである第１のマ
スク２を形成する。この状態が同図(a)であり、第１の
マスクは例えばポジ型のレジストである。同図(b)に示
される如く、基板の一部を被覆材３で覆って基板をエッ
チングすると、第１のマスクの開いている部分が選択的
にエッチングされ、被覆材で被覆されない基板領域に周
期的な凹凸が形成される。被覆材として例えばネガ型の
レジストを使用することが可能である。
【００１０】被覆材を除去し、ＣＶＤ法などの方法で誘
電体層を被着して、該誘電体層が優先的にエッチングさ
れる処理法で全面エッチングを行うことにより、同図
(c)に示されるように、第１のマスクのパターンの間を
埋めて第２のマスク４が形成される。誘電体材料として
は二酸化シリコンなどが適している。第１のマスクパタ
ーンは以後不要であるから除去する。
電体層を被着して、該誘電体層が優先的にエッチングさ
れる処理法で全面エッチングを行うことにより、同図
(c)に示されるように、第１のマスクのパターンの間を
埋めて第２のマスク４が形成される。誘電体材料として
は二酸化シリコンなどが適している。第１のマスクパタ
ーンは以後不要であるから除去する。
【００１１】続いて同図(c)に示されるように、既に凹
凸が形成された側の基板を被覆材３で覆い、同図(e)に
示されるように、第２のマスク４をエッチングマスクと
して基板をエッチングする。被覆材は先行工程で使用し
たものと同じでもよく、エッチング耐性のある材料なら
何で使える。
凸が形成された側の基板を被覆材３で覆い、同図(e)に
示されるように、第２のマスク４をエッチングマスクと
して基板をエッチングする。被覆材は先行工程で使用し
たものと同じでもよく、エッチング耐性のある材料なら
何で使える。
【００１２】被覆材と第２のマスクを除去すれば、同図
(f)の如く反転境界を挟んで位相が完全に反転したコル
ゲーションが得られている。なお、上記処理に於いて、
用済みになった部分の第１のマスクを除去する時期の選
択や、不要部分の第２のマスクは形成しないといった選
択は自由である。
(f)の如く反転境界を挟んで位相が完全に反転したコル
ゲーションが得られている。なお、上記処理に於いて、
用済みになった部分の第１のマスクを除去する時期の選
択や、不要部分の第２のマスクは形成しないといった選
択は自由である。
【００１３】更に本発明では、最初に形成されるマスク
パターンによる基板のエッチング工程は、相補的マスク
パターン形成工程中の適当な時期に実施し得るので、処
理方法やその実施条件の選択の点で自由度がある。
パターンによる基板のエッチング工程は、相補的マスク
パターン形成工程中の適当な時期に実施し得るので、処
理方法やその実施条件の選択の点で自由度がある。
【００１４】
【実施例】本発明の基本的な処理は上記の通りである
が、実際に半導体レーザの形成に適用する際には、処理
方法や処理順序の選定が行われる。以下、本発明の複数
の実施例を説明する。
が、実際に半導体レーザの形成に適用する際には、処理
方法や処理順序の選定が行われる。以下、本発明の複数
の実施例を説明する。
【００１５】図２は、請求項２に対応する第１の実施例
の工程を模式的に示す図である。以下、同図を参照しな
がら、第１の実施例を説明する。本実施例では最初に格
子の位相反転境界の一方の基板表面をエッチングし、高
さＧの段差を設けておく。Ｇは形成しようとするコルゲ
ーションの深さであり、基板１の材料は例えばＩｎＰで
ある。この基板面にポジ型のフォトレジストを塗布し、
干渉露光によって周期0.2μｍの縞状のマスクパターン1
2を形成する。この状態が同図(a)に示されている。な
お、図ではマスクパターンの縁と段差の位置は正確に一
致しているが、これは必須要件ではなく、段差の位置は
多少ずれていてもかまわない。
の工程を模式的に示す図である。以下、同図を参照しな
がら、第１の実施例を説明する。本実施例では最初に格
子の位相反転境界の一方の基板表面をエッチングし、高
さＧの段差を設けておく。Ｇは形成しようとするコルゲ
ーションの深さであり、基板１の材料は例えばＩｎＰで
ある。この基板面にポジ型のフォトレジストを塗布し、
干渉露光によって周期0.2μｍの縞状のマスクパターン1
2を形成する。この状態が同図(a)に示されている。な
お、図ではマスクパターンの縁と段差の位置は正確に一
致しているが、これは必須要件ではなく、段差の位置は
多少ずれていてもかまわない。
【００１６】ここでフォトレジストのマスクパターンを
利用して格子形成領域の全域に選択エッチングを施す。
このエッチング処理は異方性であることが望ましく、反
応性イオンエッチング(ＲＩＥ)等のドライエッチングが
適している。このエッチングによって形成される溝の深
さもＧとする。この状態が(b)に示されている。
利用して格子形成領域の全域に選択エッチングを施す。
このエッチング処理は異方性であることが望ましく、反
応性イオンエッチング(ＲＩＥ)等のドライエッチングが
適している。このエッチングによって形成される溝の深
さもＧとする。この状態が(b)に示されている。
【００１７】次に、この溝を二酸化シリコン(ＳｉＯ2)
等の誘電体材料14で充填する。実地の処理では、基板全
面にＳｉＯ2 層を被着した後、全面エッチングでＳｉＯ
2 層の厚さを減ずることにより、溝中にＳｉＯ2 を残す
ことが行われる。これが第１のマスクパターンに対し相
補的な第２のマスクとなる。ここで使える充填材料に
は、窒化シリコン等の誘電体材料の他に特性を異にする
レジスト材料がある。
等の誘電体材料14で充填する。実地の処理では、基板全
面にＳｉＯ2 層を被着した後、全面エッチングでＳｉＯ
2 層の厚さを減ずることにより、溝中にＳｉＯ2 を残す
ことが行われる。これが第１のマスクパターンに対し相
補的な第２のマスクとなる。ここで使える充填材料に
は、窒化シリコン等の誘電体材料の他に特性を異にする
レジスト材料がある。
【００１８】続いて、最初に形成したポジ型レジストの
格子パターン12を全て除去し、段差の低い方の領域をフ
ォトレジスト等の被覆材13で覆って、基板に再度ＲＩＥ
処理を施す。この処理ではＳｉＯ2 のパターンをマスク
とする選択エッチングが行われるが、その際のエッチン
グ量を２Ｇとすることにより、形成済みの格子と同じ深
さの溝が設けられる。
格子パターン12を全て除去し、段差の低い方の領域をフ
ォトレジスト等の被覆材13で覆って、基板に再度ＲＩＥ
処理を施す。この処理ではＳｉＯ2 のパターンをマスク
とする選択エッチングが行われるが、その際のエッチン
グ量を２Ｇとすることにより、形成済みの格子と同じ深
さの溝が設けられる。
【００１９】以上の処理により、位相が完全に反転した
領域を持つ回折格子が形成されることになる。図３は本
発明の第２の実施例の工程を模式的に示す図である。以
下、同図を参照しながら第２の実施例を説明する。
領域を持つ回折格子が形成されることになる。図３は本
発明の第２の実施例の工程を模式的に示す図である。以
下、同図を参照しながら第２の実施例を説明する。
【００２０】ＩｎＰである基板１の表面にＣＶＤ等の方
法によってＳｉＯ2層を0.5〜0.8μｍの厚さに堆積形成
し、干渉露光を利用したフォトリソグラフィ処理でこの
ＳｉＯ2 層を周期0.2μｍの格子パターン22とする。こ
の状態が同図(a)に示されている。
法によってＳｉＯ2層を0.5〜0.8μｍの厚さに堆積形成
し、干渉露光を利用したフォトリソグラフィ処理でこの
ＳｉＯ2 層を周期0.2μｍの格子パターン22とする。こ
の状態が同図(a)に示されている。
【００２１】位相反転境界の一方の側をレジスト13で被
覆し、ＳｉＯ2 の格子パターン22をマスクとして基板に
選択エッチングを施して深さＧの溝を形成する(同図
(b))。次にこのレジストを除去し、ＳｉＯ2 の格子パタ
ーンを残したままＭＯＶＰＥによりＩｎＧａＡｓ層を堆
積成長させると、ＳｉＯ2 上には成長せず、ＩｎＰ基板
面だけに成長が進行する(同図(c))。この結晶成長はエ
ピタキシャル成長であってもよく、多結晶層の成長であ
ってもかまわない。
覆し、ＳｉＯ2 の格子パターン22をマスクとして基板に
選択エッチングを施して深さＧの溝を形成する(同図
(b))。次にこのレジストを除去し、ＳｉＯ2 の格子パタ
ーンを残したままＭＯＶＰＥによりＩｎＧａＡｓ層を堆
積成長させると、ＳｉＯ2 上には成長せず、ＩｎＰ基板
面だけに成長が進行する(同図(c))。この結晶成長はエ
ピタキシャル成長であってもよく、多結晶層の成長であ
ってもかまわない。
【００２２】ＩｎＧａＡｓ層の厚さがＧの1/2以上とな
ったところでエピタキシャル成長を終了させ、ＳｉＯ2
の格子パターンを除去する。基板上にはＩｎＧａＡｓ層
で形成された第２の格子パターン15が残される(同図
(d))。この1/2という値は後続のエッチング処理に於け
る選択比が２であることから定まるもので、選択比がｎ
倍であれば1/ｎ以上ということになる。
ったところでエピタキシャル成長を終了させ、ＳｉＯ2
の格子パターンを除去する。基板上にはＩｎＧａＡｓ層
で形成された第２の格子パターン15が残される(同図
(d))。この1/2という値は後続のエッチング処理に於け
る選択比が２であることから定まるもので、選択比がｎ
倍であれば1/ｎ以上ということになる。
【００２３】同図(e)の如く、既に選択エッチングが行
われた領域をフォトレジスト13などで被覆し、メタン系
或いはエタン系のガスを用いるＲＩＥ処理を施す。既に
述べたように、ＩｎＰはＩｎＧａＡｓの２倍の速さでエ
ッチングされるので、ＩｎＰ基板に深さＧの溝が形成さ
れるまでＩｎＧａＡｓの格子パターン15は残っており、
選択エッチングだけが行われる(同図(f))。
われた領域をフォトレジスト13などで被覆し、メタン系
或いはエタン系のガスを用いるＲＩＥ処理を施す。既に
述べたように、ＩｎＰはＩｎＧａＡｓの２倍の速さでエ
ッチングされるので、ＩｎＰ基板に深さＧの溝が形成さ
れるまでＩｎＧａＡｓの格子パターン15は残っており、
選択エッチングだけが行われる(同図(f))。
【００２４】フォトレジスト13を除去し、Ｈ2ＳＯ4＋Ｈ
2Ｏ2 系のエッチング液で処理すると、ＩｎＧａＡｓが
除去されて同図(g)のように部分的に位相が反転したコ
ルゲーションが出来上がる。
2Ｏ2 系のエッチング液で処理すると、ＩｎＧａＡｓが
除去されて同図(g)のように部分的に位相が反転したコ
ルゲーションが出来上がる。
【００２５】図４は本発明の第３の実施例の工程を模式
的に示す図である。以下、同図を参照しながら第３の実
施例を説明する。本実施例では最初に、ＩｎＰ基板の位
相反転境界の一方の側にＡｌＧａＡｓ或いはＡｌＩｎＡ
ｓのようなＡｌを構成元素とする化合物半導体層16を形
成する。これは全面成長後に不要の側をエッチング除去
することでも形成できるが、選択成長でも形成可能であ
る。この実施例ではＡｌＧａＡｓである。
的に示す図である。以下、同図を参照しながら第３の実
施例を説明する。本実施例では最初に、ＩｎＰ基板の位
相反転境界の一方の側にＡｌＧａＡｓ或いはＡｌＩｎＡ
ｓのようなＡｌを構成元素とする化合物半導体層16を形
成する。これは全面成長後に不要の側をエッチング除去
することでも形成できるが、選択成長でも形成可能であ
る。この実施例ではＡｌＧａＡｓである。
【００２６】次にコルゲーション領域全面にポジ型フォ
トレジストの格子パターン12を上述の実施例と同様の方
法で形成する(同図(a))。Ａｌ系半導体層が設けられた
側の基板面をレジスト13などで被覆し、ＲＩＥにより選
択エッチングを施して、基板に深さＧの溝を形成する
(同図(b))。
トレジストの格子パターン12を上述の実施例と同様の方
法で形成する(同図(a))。Ａｌ系半導体層が設けられた
側の基板面をレジスト13などで被覆し、ＲＩＥにより選
択エッチングを施して、基板に深さＧの溝を形成する
(同図(b))。
【００２７】レジスト13を除去し、基板に酸素プラズマ
処理を施すと、ＡｌＧａＡｓ層中のＡｌの酸化が速やか
に進行し、アルミナを主体とする酸化物層17が形成され
る(同図(b))。この処理では基板のＩｎＰは殆ど酸化さ
れることはない。フォトレジストのパターンを除去する
と、同図(d)に示すように、第２のマスクパターンであ
る酸化物層17の格子パターンが得られる。容易に理解さ
れるように、このパターンは最初のフォトレジストのパ
ターン12に対して相補的である。
処理を施すと、ＡｌＧａＡｓ層中のＡｌの酸化が速やか
に進行し、アルミナを主体とする酸化物層17が形成され
る(同図(b))。この処理では基板のＩｎＰは殆ど酸化さ
れることはない。フォトレジストのパターンを除去する
と、同図(d)に示すように、第２のマスクパターンであ
る酸化物層17の格子パターンが得られる。容易に理解さ
れるように、このパターンは最初のフォトレジストのパ
ターン12に対して相補的である。
【００２８】既に格子状の溝が形成されている領域をレ
ジスト13などの被覆材で覆い(同図(e))、酸化物層17を
マスクとする選択エッチングを行えば、溝が未形成の領
域にも格子状に溝が形成される(同図(f))。いうまでも
なく、これらの溝の深さはＧである。
ジスト13などの被覆材で覆い(同図(e))、酸化物層17を
マスクとする選択エッチングを行えば、溝が未形成の領
域にも格子状に溝が形成される(同図(f))。いうまでも
なく、これらの溝の深さはＧである。
【００２９】レジスト、酸化物層、Ａｌ系半導体層を除
去すれば同図(g)の如く、位相反転領域を含むコルゲー
ションが基板に形成されている。
去すれば同図(g)の如く、位相反転領域を含むコルゲー
ションが基板に形成されている。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
では最初に全長にわたって格子状のマスクパターンを形
成し、部分的にそれに相補的なパターンを形成してマス
クパターンとしていることから、コルゲーションの位相
反転が自己整合的に行われ、位相のずれが正確に半周期
となる。
では最初に全長にわたって格子状のマスクパターンを形
成し、部分的にそれに相補的なパターンを形成してマス
クパターンとしていることから、コルゲーションの位相
反転が自己整合的に行われ、位相のずれが正確に半周期
となる。
【００３１】その結果、本発明の方法をＤＦＢレーザの
製造に適用することにより、波長特性の優れた半導体レ
ーザの形成が可能となる。
製造に適用することにより、波長特性の優れた半導体レ
ーザの形成が可能となる。
【図１】 本発明の原理的工程を示す図
【図２】 第１の実施例の工程を示す模式図
【図３】 第２の実施例の工程を示す模式図
【図４】 第３の実施例の工程を示す模式図
１ 基板(ＩｎＰ) ２ 第１のマスク ３ 被覆材 ４ 第２のマスク 12 フォトレジスト 13 レジスト 14 誘電体 15 ＩｎＧａＡｓ 16 ＡｌＧａＡｓ 17 酸化物層 22 ＳｉＯ2
Claims (8)
- 【請求項１】 半導体基板(1)に、第１の材料から成り
周期構造を持つ第１の選択エッチング用マスクパターン
(2)を干渉露光法によって形成する工程と、 該マスクパターンを用いて該基板の一部に選択的エッチ
ングを施す工程と、 該マスクパターンを用いて該基板の他の部分に該パター
ンと相補的である第２の選択エッチング用マスクパター
ン(4)を第２の材料によって形成する工程と、 該第１のマスクパターンを除去した後、該第２のマスク
パターンを用いて該基板の他の一部に選択的エッチング
を施す工程とを包含して成ることを特徴とする半導体装
置の製造方法。 - 【請求項２】 半導体基板面に、一定周期の凹凸を持ち
且つ該周期を継続しながら部分的に凹凸が反転している
形状を形成するに際し、 該凹凸の深さＧと同じ高さの段差を該基板(1)の該凹凸
反転境界位置に設け、 該基板面に第１のマスクとなるレジスト層を被着し、干
渉露光法によって該段差の両側にわたって一定周期を持
つレジストパターンを形成し、 該周期性レジストパターンをマスクにして、該基板を該
深さＧだけ選択的にエッチングし、 該基板面にマスク材料層を被着し、該マスク材料層の厚
さを均一に減ずる処理を施して該選択エッチングがなさ
れた該基板の凹部に該マスク材料層を充填することによ
って、第２のマスクパターン(14)を形成し、 該段差を境界として該基板の低い側の領域を被覆材層(1
3)で被覆し、該第２のマスクパターンをマスクとして該
基板を選択的に２Ｇの深さにエッチングする処理が行わ
れることを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板表面に、一定周期の凹凸を持
ち且つ該周期を継続しながら部分的に凹凸が反転してい
る形状を形成するに際し、 該基板(1)の表面に二酸化シリコン層を被着した後、干
渉露光法を適用したフォトリソグラフィ処理によって該
凹凸周期と同一の周期を持つ二酸化シリコン層の第１の
マスクパターン(22)を形成し、 該凹凸の反転境界の一方の側の該基板表面を被覆材層(1
3)で被覆した後、該第１のマスクパターンをマスクとし
て他方の側の該基板面に深さＧの選択エッチングを施
し、 該被覆材層を除去した後、該基板の露出面に該基板とは
被エッチング特性の異なる半導体層を選択的にエピタキ
シャル成長させた後、該第１のマスクパターンを除去し
て該被エッチング特性の異なる半導体層から成る第２の
マスクパターン(15)を形成し、 該凹凸反転境界の一方の側であって深さＧの選択エッチ
ングが施されている該基板面を被覆材層(13)で被覆した
後、該第２のマスクパターンをマスクとして該基板の他
方の側に深さＧの選択エッチングを施す処理が行われる
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板表面に、一定周期の凹凸を持
ち且つ該周期を継続しながら部分的に凹凸が反転してい
る形状を形成するに際し、 該基板(1)の表面の該凹凸の反転境界の一方の側にアル
ミニウムを構成元素の一とする化合物半導体層(16)を堆
積形成した後、該基板面にレジスト層を塗布し、干渉露
光法によって該レジスト層に該凹凸周期と同一周期を持
つ第１のマスクパターン(12)を形成し、 該凹凸反転境界の一方の側であって該化合物半導体層が
堆積形成された部分の該基板面を被覆材層(13)で被覆
し、該第１のマスクパターンをマスクとして該基板面に
深さＧの選択的エッチングを施した後、 該被覆材層を除去し、該基板表面を酸素プラズマで処理
して該化合物半導体層の露出面を酸化することによっ
て、酸化物層から成る第２のマスクパターン(17)を形成
し、 該第１のマスクパターンを除去すると共に、該基板面の
該化合物半導体層が形成されていない部分を被覆材層(1
3)で被覆した後、該第２のマスクパターンをマスクとし
て該化合物半導体層及び該基板を選択的にエッチング
し、該基板に深さＧの選択エッチングを施す処理が行わ
れることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４の半導体装置の製造方法に於い
て、前記第１のマスクパターンが形成されるレジスト層
がノボラック系のポジ型レジストであり、該第１のレジ
ストパターンを部分的に被覆する被覆材がネガ型環化ゴ
ム系のレジストであることを特徴とする半導体装置の製
造方法。 - 【請求項６】 請求項２〜５の半導体装置の製造方法に
包含される前記マスクパターン形成時のマスク層の選択
エッチング或いは前記基板の選択エッチングを、異方性
のドライエッチングによって行うことを特徴とする半導
体装置の製造方法。 - 【請求項７】 請求項６の半導体装置の製造方法であっ
て、前記異方性のドライエッチングが反応性イオンエッ
チングであることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項１〜７の半導体装置の製造方法に
於いて、製造される半導体装置がＤＦＢレーザであるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240953A JPH0580527A (ja) | 1991-09-20 | 1991-09-20 | 干渉露光に関わる半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240953A JPH0580527A (ja) | 1991-09-20 | 1991-09-20 | 干渉露光に関わる半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580527A true JPH0580527A (ja) | 1993-04-02 |
Family
ID=17067111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240953A Withdrawn JPH0580527A (ja) | 1991-09-20 | 1991-09-20 | 干渉露光に関わる半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580527A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281455A (ja) * | 2006-04-04 | 2007-10-25 | Asml Netherlands Bv | リソグラフィ処理セルおよびデバイス製造方法 |
| JP2022024037A (ja) * | 2015-10-13 | 2022-02-08 | マイクロタウ アイピー ピーティーワイ リミテッド | 微細構造パターン |
-
1991
- 1991-09-20 JP JP3240953A patent/JPH0580527A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281455A (ja) * | 2006-04-04 | 2007-10-25 | Asml Netherlands Bv | リソグラフィ処理セルおよびデバイス製造方法 |
| JP2022024037A (ja) * | 2015-10-13 | 2022-02-08 | マイクロタウ アイピー ピーティーワイ リミテッド | 微細構造パターン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8980757B2 (en) | Methods for single exposure—self-aligned double, triple, and quadruple patterning | |
| JPH02224386A (ja) | λ／４シフト型回折格子の製造方法 | |
| JPH06201909A (ja) | 回折格子の製造方法 | |
| US6197608B1 (en) | Mask for area forming selective grating and selective area growth and method for fabricating semiconductor device by utilizing the same | |
| JPH0580527A (ja) | 干渉露光に関わる半導体装置の製造方法 | |
| JPH1069060A (ja) | 位相反転マスク及びその製造方法 | |
| JPH0669605A (ja) | 回折格子の形成方法 | |
| CN111370995B (zh) | 表面光栅半导体激光器及其制作方法 | |
| JPH0653600A (ja) | 半導体発光素子の回折格子の形成方法 | |
| JPH0829606A (ja) | 位相シフト回折格子の作製方法 | |
| JP2739793B2 (ja) | 三相型位相シフトレチクルの製造方法 | |
| JPH02108003A (ja) | １次回折格子の形成方法 | |
| JPH0882704A (ja) | 位相シフト回折格子の作製方法 | |
| JPH06317704A (ja) | 回折格子の作成方法 | |
| JPH063541A (ja) | 導波路型グレーティング及びその作製法 | |
| KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JP2876546B2 (ja) | 回折格子の作成方法及びこれを用いた半導体装置 | |
| JPH07198922A (ja) | 回折格子の作製方法 | |
| JPS627001A (ja) | 回折格子の製造方法 | |
| JP2002319739A (ja) | リブ型光導波路分布反射型半導体レーザの製造方法 | |
| JPH02167503A (ja) | λ／４位相シフト回折格子の製造方法 | |
| JPH09260775A (ja) | 光半導体装置の製造方法，及び光半導体装置 | |
| JPH03259257A (ja) | 微細パターン形成方法 | |
| KR100861292B1 (ko) | 미세 패턴 형성 방법 | |
| JPH05299761A (ja) | 回折格子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |