JPH0582127U - マイクロ波集積回路増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 １電源で動作する周波数特性の良好なマイク
ロ波集積回路を提供する。 【構成】 増幅素子ＦＥＴ１のソースパッド２の一端を
ソースキャパシタ８を介して金属リブ１０に接続する。
またソースパッド２の他端をグランド端子付ソースキャ
パシタ９を介して金属リブ１０に接続すると共に、チッ
プ状のソースバイアス用抵抗１１をグランド端子付ソー
スキャパシタ９のグランド端子とキャパシタ端子間に結
合して自己バイアス抵抗を形成する。金属リブ１０はグ
ランド面４に結合してグランド電位とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロ波集積回路で構成した自己バイアス型増幅器に関する。

【０００２】

【従来の技術】

従来のこの種の装置は、図４のソース接地形増幅器に示すように、パッケージ 化されたＧａＡｓ−ＦＥＴ１をマイクロストリップ基板１２上に実装し、ゲート バイアス５及びドレインバイアス１４を供給し、これらの電流がソースパッド２ を通り、ソースパターン３からマイクロストリップ基板１２のグランド面４に流 れるという２電源方式で設計するのが一般的であった。これを回路図に表現した 図が図５であり、ドレインバイアス用端子１６、ゲートバイアス用端子１５、ソ ース端子２に電流が流れる。

【０００３】 このような構成のため、ゲートバイアス用電源とドレインバイアス用電源がそ れぞれ必要であり、またＦＥＴ１がゲート電圧に依存してドレイン電流を変化す る素子であることから、増幅器の電源投入時にはゲート電圧をドレイン電圧より も先に印加するタイミング回路を必要とした。

【０００４】 さらに、マイクロ波信号をマイクロストリップ線路で伝送するマイクロ波集積 回路では、増幅素子ＦＥＴ１のグランド面はソースパッド２にあるが、図４に示 すようにＦＥＴ１のグランド端子をスルーホールを使ってマイクロストリップ線 路のグランド面４と接続させるため、ソースインダクタンスが増加した。

【０００５】

【考案が解決しようとする課題】

このように構成されているので、増幅器の回路構成を複雑にし、電源部にタイ ミング回路を要し、さらにマイクロ波信号に対してはＦＥＴのソースのグランド とマイクロ波グランドとをスルーホールで接続するため、スルーホールインダク タンスに依存して回路特性の変動が大きく、増幅器の周波数特性が劣化するとい う欠点があった。

【０００６】

【課題を解決するための手段】

本考案は、これらの欠点を解決するため、ＦＥＴソースパッドをチップキャパ シタを介して基板グランド面と同電位の金属リブ上に結合し、かつソースバイア ス用抵抗をそれに並列に設けて構成したもので、以下実施例につき図面により詳 細に説明する。

【０００７】

【実施例】

図１は本考案の実施例で、１はＦＥＴ、２はソースパッド、６はゲート端子、 ７はドレイン端子、８はソースキャパシタ、９はグランド端子付ソースキャパシ タ、１０は金属リブ、１１はチップ状のソースバイアス用抵抗である。

【０００８】 これを動作させるには、図１に示すように組み立てると、ＦＥＴソースパッド ２はソースキャパシタ８とグランド端子付ソースキャパシタ９により金属リブ１ ０に結合されマイクロ波的にはショート、また直流的にはオープンの状態になる 。一方直流電流は、ソースバイアス用抵抗１１により金属リブ１０に流れて、図 ２に示す等価回路と同様の回路として動作する。

【０００９】 図３はマイクロ波集積回路増幅器として構成した実施例である。ここでＦＥＴ １はマイクロ波的な動作としては、ソースキャパシタ８，９により金属リブ１０ に短絡され、この金属リブ１０はマイクロストリップ基板１２のグランド面４と 結合して同電位とされているため、ＦＥＴ１のマイクロ波グランドとマイクロス トリップ線路のグランドは良好に接続される。一方ソース端子を直流的に見ると 、ソースバイアス用抵抗１１により金属リブ１０に接続され、図２の等価回路と なる。

【００１０】 さらにマイクロ波増幅器としての動作では、ゲート端子６は入力側マッチング 回路に接続され、これのショートスタブ１３を介して接地される。次にドレイン 端子７は出力側マッチング回路に接続され、ドレインバイアス１４が印加されて マイクロ波集積回路増幅器が１電源動作で構成される。

【００１１】

【考案の効果】

以上説明したように、ＦＥＴを１電源動作とさせる構成となるため、回路構成 が単純で電源部にタイミング回路が不要となる。さらにＦＥＴのソースグランド をチップコンデンサで金属リブへ直接接地するため、ＦＥＴのマイクロ波的な接 地が良好で回路特性の劣化が少なく、周波数特性の良好なマイクロ波集積回路増 幅器が構成できるという利点がある。

【図面の簡単な説明】

【図１】本考案の実施例で組立の細部を示す図である。

【図２】図１の実施例の等価回路図である。

【図３】マイクロ波集積回路増幅器として構成した実施
例を示す図である。

【図４】従来例のマイクロ波集積回路増幅器を示す図で
ある。

【図５】従来例の等価回路図である。

【符号の説明】

１ ＦＥＴ ２ ソースパッド ４ グランド面 ８ チップキャパシタ １０ 金属リブ １１ ソースバイアス用抵抗 １２ マイクロストリップ基板

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 集積回路によるマイクロ波用増幅器にお
   いて、増幅素子ＦＥＴのソースパッドを少なくとも１個
   のチップキャパシタを介して金属リブに接続すると共
   に、ソースバイアス用抵抗を前記チップキャパシタに並
   列に設け、かつ前記金属リブをマイクロストリッププリ
   ント基板のグランド面と同電位に結合することを特徴と
   するマイクロ波集積回路増幅器。