JPH0583047A - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPH0583047A JPH0583047A JP3274675A JP27467591A JPH0583047A JP H0583047 A JPH0583047 A JP H0583047A JP 3274675 A JP3274675 A JP 3274675A JP 27467591 A JP27467591 A JP 27467591A JP H0583047 A JPH0583047 A JP H0583047A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力電流の温度変動のない電圧−電流変換回
路を得る。 【構成】 入力電圧がトランジスタのベースに与えら
れ、そのエミッタに抵抗Ｒが接続され、コレクタにダイ
オードＱ３，Ｑ４が接続されたＮＰＮトランジスタＱ
１，Ｑ２と、ＮＰＮトランジスタＱ１，Ｑ２のコレクタ
がベースに接続され、差動対を構成したトランジスタＱ
５，Ｑ６と、そのエミッタに接続された定電流源２Ｉ2
と、トランジスタＱ６のコレクタがベース，コレクタに
接続されたＮＰＮトランジスタＱ７と該トランジスタＱ
７ミラーを構成するＰＮＰトランジスタＱ８とを備え、
Ｉ2 の温度係数を０に設計することにより、電圧−電流
変換の出力の温度変動がなくなるようにした。
路を得る。 【構成】 入力電圧がトランジスタのベースに与えら
れ、そのエミッタに抵抗Ｒが接続され、コレクタにダイ
オードＱ３，Ｑ４が接続されたＮＰＮトランジスタＱ
１，Ｑ２と、ＮＰＮトランジスタＱ１，Ｑ２のコレクタ
がベースに接続され、差動対を構成したトランジスタＱ
５，Ｑ６と、そのエミッタに接続された定電流源２Ｉ2
と、トランジスタＱ６のコレクタがベース，コレクタに
接続されたＮＰＮトランジスタＱ７と該トランジスタＱ
７ミラーを構成するＰＮＰトランジスタＱ８とを備え、
Ｉ2 の温度係数を０に設計することにより、電圧−電流
変換の出力の温度変動がなくなるようにした。
Description
【０００１】
【産業上の利用分野】この発明は電圧−電流変換回路に
関するものである。
関するものである。
【０００２】
【従来の技術】図２は従来の電圧−電流変換回路を示す
ものである。図において、Ｑ１，Ｑ２は入力電圧がベー
スに与えられるＮＰＮトランジスタ、Ｒはトランジスタ
Ｑ１，Ｑ２のエミッタに共通接続された抵抗、Ｉ1 は一
端がトランジスタＱ１，Ｑ２のエミッタにそれぞれ接続
され、他端が接地電位（ＧＮＤ）に接続された定電流回
路、Ｑ７はトランジスタＱ２のコレクタがベースとコレ
クタに接続され、エミッタが電源電位（Ｖcc）に接続さ
れたＰＮＰトランジスタ、Ｑ８はベースがトランジスタ
Ｑ７のベースに接続され、エミッタが電源電位に接続さ
れてトランジスタＱ７とともにカレントミラー回路を構
成し、コレクタから電流を出力するＰＮＰトランジスタ
である。
ものである。図において、Ｑ１，Ｑ２は入力電圧がベー
スに与えられるＮＰＮトランジスタ、Ｒはトランジスタ
Ｑ１，Ｑ２のエミッタに共通接続された抵抗、Ｉ1 は一
端がトランジスタＱ１，Ｑ２のエミッタにそれぞれ接続
され、他端が接地電位（ＧＮＤ）に接続された定電流回
路、Ｑ７はトランジスタＱ２のコレクタがベースとコレ
クタに接続され、エミッタが電源電位（Ｖcc）に接続さ
れたＰＮＰトランジスタ、Ｑ８はベースがトランジスタ
Ｑ７のベースに接続され、エミッタが電源電位に接続さ
れてトランジスタＱ７とともにカレントミラー回路を構
成し、コレクタから電流を出力するＰＮＰトランジスタ
である。
【０００３】また、図３は電圧−電流変換回路を用いた
フェーズロックループ（ＰＬＬ）回路の構成を示す図で
あり、図４はそのタイムチャートである。図３におい
て、１０は位相比較器、２０はチャージポンプ、３０は
ローパスフィルタ（ＬＰＦ）、４０は電圧−電流変換
器、５０は電圧制御発振器（ＶＣＯ）である。
フェーズロックループ（ＰＬＬ）回路の構成を示す図で
あり、図４はそのタイムチャートである。図３におい
て、１０は位相比較器、２０はチャージポンプ、３０は
ローパスフィルタ（ＬＰＦ）、４０は電圧−電流変換
器、５０は電圧制御発振器（ＶＣＯ）である。
【０００４】次に動作について説明する。入力電圧ＶIN
は、｜Ｖ2 −Ｖ1 ｜で与えられ、Ｖ2 ＝Ｖ1 と仮定する
と、トランジスタＱ２のコレクタにはＩ1 の電流が流れ
る。いま、ＶIN＝Ｖ2 −Ｖ1 （Ｖ2 ＞Ｖ1 ）が与えられ
ると、トランジスタＱ２のコレクタにはＶIN／（Ｒ＋Ｉ
1 ）の電流が流れ、この電流がＰＮＰトランジスタＱ
７，Ｑ８によってミラーされ、Ｉ0 として出力される。
よって、(1)式が成立する。 Ｉ0 ＝（ＶIN＋Ｒ・Ｉ1 ）／Ｒ …(1)
は、｜Ｖ2 −Ｖ1 ｜で与えられ、Ｖ2 ＝Ｖ1 と仮定する
と、トランジスタＱ２のコレクタにはＩ1 の電流が流れ
る。いま、ＶIN＝Ｖ2 −Ｖ1 （Ｖ2 ＞Ｖ1 ）が与えられ
ると、トランジスタＱ２のコレクタにはＶIN／（Ｒ＋Ｉ
1 ）の電流が流れ、この電流がＰＮＰトランジスタＱ
７，Ｑ８によってミラーされ、Ｉ0 として出力される。
よって、(1)式が成立する。 Ｉ0 ＝（ＶIN＋Ｒ・Ｉ1 ）／Ｒ …(1)
【０００５】通常、半導体の内部抵抗は拡散抵抗が用い
られ、数千ｐｐｍ／℃の温度係数があり、その抵抗Ｒと
電流Ｉ1 の乗じたものが温度的に変化しないように設計
される。よって、(1) 式はＶINが温度で一定すると、抵
抗の温度変動により、Ｉ0 が温度変化することを示して
いる。
られ、数千ｐｐｍ／℃の温度係数があり、その抵抗Ｒと
電流Ｉ1 の乗じたものが温度的に変化しないように設計
される。よって、(1) 式はＶINが温度で一定すると、抵
抗の温度変動により、Ｉ0 が温度変化することを示して
いる。
【０００６】この電圧−電流変換回路の出力電流はＰＬ
Ｌ回路の構成上では、図３に示すようにローパスフィル
タ３０による電圧化されたチャージポンプ２０の出力を
電流に変換し、電圧制御発振器５０に与えるように設計
されている。マルチバイブレータを用いた電圧制御発振
器５０は、(2) 式の関係がある。 ｆVCO ＝Ｉ0 ／４ＣΔＶ …(2) ここで、Ｉ0 は入力電流、Ｃは内蔵コンデンサ、ΔＶは
内部定電圧であり、入力電流Ｉ0 が温度にて変化する
と、ｆVCO も温度により変化する。
Ｌ回路の構成上では、図３に示すようにローパスフィル
タ３０による電圧化されたチャージポンプ２０の出力を
電流に変換し、電圧制御発振器５０に与えるように設計
されている。マルチバイブレータを用いた電圧制御発振
器５０は、(2) 式の関係がある。 ｆVCO ＝Ｉ0 ／４ＣΔＶ …(2) ここで、Ｉ0 は入力電流、Ｃは内蔵コンデンサ、ΔＶは
内部定電圧であり、入力電流Ｉ0 が温度にて変化する
と、ｆVCO も温度により変化する。
【０００７】
【発明が解決しようとする課題】従来の電圧−電流変換
回路は以上のように構成されているので、出力電流ＩO
が温度により変化し、また、このような電圧−電流変換
回路を用いて構成されたＰＬＬ回路では温度変化によ
り、諸特性が変化してしまうという問題があった。
回路は以上のように構成されているので、出力電流ＩO
が温度により変化し、また、このような電圧−電流変換
回路を用いて構成されたＰＬＬ回路では温度変化によ
り、諸特性が変化してしまうという問題があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、出力電流が温度変化に対して安
定な電圧−電流変換回路を得ることを目的としており、
また、これを用いて構成されたＰＬＬ回路において安定
な特性を得ることを目的とする。
ためになされたもので、出力電流が温度変化に対して安
定な電圧−電流変換回路を得ることを目的としており、
また、これを用いて構成されたＰＬＬ回路において安定
な特性を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る電圧−電
流変換回路は、入力電圧がベースに与えられ，エミッタ
に抵抗が接続され，コレクタにそれぞれ第１，第２のダ
イオードが接続された第１，第２のＮＰＮトランジスタ
と、第１，第２のＮＰＮトランジスタのコレクタがそれ
ぞれベースに接続され，差動対を構成する第３，第４の
ＮＰＮトランジスタと、第３，第４のＮＰＮトランジス
タのエミッタに接続された定電流源と、第４のＮＰＮト
ランジスタのコレクタがベース及びコレクタに接続され
た第１のＰＮＰトランジスタと、第１のＰＮＰトランジ
スタとカレントミラー回路を構成し，出力電流を出力す
る第２のＰＮＰトランジスタとを備えたものである。
流変換回路は、入力電圧がベースに与えられ，エミッタ
に抵抗が接続され，コレクタにそれぞれ第１，第２のダ
イオードが接続された第１，第２のＮＰＮトランジスタ
と、第１，第２のＮＰＮトランジスタのコレクタがそれ
ぞれベースに接続され，差動対を構成する第３，第４の
ＮＰＮトランジスタと、第３，第４のＮＰＮトランジス
タのエミッタに接続された定電流源と、第４のＮＰＮト
ランジスタのコレクタがベース及びコレクタに接続され
た第１のＰＮＰトランジスタと、第１のＰＮＰトランジ
スタとカレントミラー回路を構成し，出力電流を出力す
る第２のＰＮＰトランジスタとを備えたものである。
【００１０】
【作用】この発明における電圧−電流回路は、従来の回
路構成に入力トランジスタに接続された第１，第２のダ
イオード、入力トランジスタのコレクタがそれぞれベー
スに接続された差動対を構成する第３，第４のＮＰＮト
ランジスタ、この第３，第のトランジスタのエミッタに
接続された定電流源を加えたから、出力電流の温度変動
は定電流源の温度係数により設定可能となり、定電流源
の温度係数を零に設定することにより、出力電流の温度
変動がなくなり、温度変化に対し安定な出力電流が得ら
れる。
路構成に入力トランジスタに接続された第１，第２のダ
イオード、入力トランジスタのコレクタがそれぞれベー
スに接続された差動対を構成する第３，第４のＮＰＮト
ランジスタ、この第３，第のトランジスタのエミッタに
接続された定電流源を加えたから、出力電流の温度変動
は定電流源の温度係数により設定可能となり、定電流源
の温度係数を零に設定することにより、出力電流の温度
変動がなくなり、温度変化に対し安定な出力電流が得ら
れる。
【００１１】
【実施例】以下、この発明の一実施例を図について説明
する。図１この発明の一実施例による電圧−電流変換回
路の回路構成を示す図であり、図において、Ｑ１，Ｑ２
は入力電圧がベースに与えられる入力のＮＰＮトランジ
スタ（第１，第２のＮＰＮトランジスタ）、Ｒはトラン
ジスタＱ１，Ｑ２のエミッタに共通接続された抵抗、Ｉ
1 は一端がトランジスタＱ１，Ｑ２のエミッタにそれぞ
れ接続され、他端が接地電位（ＧＮＤ）に接続された定
電流回路、Ｑ３は一端がトランジスタＱ１のコレクタに
接続され、他端が電源電位に接続されたダイオード（第
１のダイオード）、Ｑ４は一端がトランジスタＱ２のコ
レクタに接続され、他端が電源電位に接続されたダイオ
ード（第２のダイオード）、Ｑ５，Ｑ６はダイオードＱ
３，Ｑ４から接続された差動対を構成するＮＰＮトラン
ジスタ（第３，第４のＮＰＮトランジスタ）、２Ｉ2 は
トランジスタＱ５，Ｑ６のエミッタに接続された定電流
回路、Ｑ７はトランジスタＱ６のコレクタがベースとコ
レクタに接続され、エミッタが電源電位（Ｖcc）に接続
されたＰＮＰトランジスタ（第１のＰＮＰトランジス
タ）、Ｑ８はベースがトランジスタＱ７のベースに接続
され、エミッタが電源電位に接続されてトランジスタＱ
７とともにカレントミラー回路を構成し、コレクタから
出力電流Ｉo を出力するＰＮＰトランジスタ（第２のＰ
ＮＰトランジスタ）である。
する。図１この発明の一実施例による電圧−電流変換回
路の回路構成を示す図であり、図において、Ｑ１，Ｑ２
は入力電圧がベースに与えられる入力のＮＰＮトランジ
スタ（第１，第２のＮＰＮトランジスタ）、Ｒはトラン
ジスタＱ１，Ｑ２のエミッタに共通接続された抵抗、Ｉ
1 は一端がトランジスタＱ１，Ｑ２のエミッタにそれぞ
れ接続され、他端が接地電位（ＧＮＤ）に接続された定
電流回路、Ｑ３は一端がトランジスタＱ１のコレクタに
接続され、他端が電源電位に接続されたダイオード（第
１のダイオード）、Ｑ４は一端がトランジスタＱ２のコ
レクタに接続され、他端が電源電位に接続されたダイオ
ード（第２のダイオード）、Ｑ５，Ｑ６はダイオードＱ
３，Ｑ４から接続された差動対を構成するＮＰＮトラン
ジスタ（第３，第４のＮＰＮトランジスタ）、２Ｉ2 は
トランジスタＱ５，Ｑ６のエミッタに接続された定電流
回路、Ｑ７はトランジスタＱ６のコレクタがベースとコ
レクタに接続され、エミッタが電源電位（Ｖcc）に接続
されたＰＮＰトランジスタ（第１のＰＮＰトランジス
タ）、Ｑ８はベースがトランジスタＱ７のベースに接続
され、エミッタが電源電位に接続されてトランジスタＱ
７とともにカレントミラー回路を構成し、コレクタから
出力電流Ｉo を出力するＰＮＰトランジスタ（第２のＰ
ＮＰトランジスタ）である。
【００１２】次に動作について説明する。ＶINが入力さ
れる（Ｖ2 ＞Ｖ1 とする）と、トランジスタＱ２のコレ
クタに流れる電流は、(3) 式で表わされ、 ＩCQ2 ＝（ＶIN／Ｒ）＋Ｉ1 …(3)
れる（Ｖ2 ＞Ｖ1 とする）と、トランジスタＱ２のコレ
クタに流れる電流は、(3) 式で表わされ、 ＩCQ2 ＝（ＶIN／Ｒ）＋Ｉ1 …(3)
【００１３】ダイオードＱ４端の電圧は、(4) 式に示す
ようになり、 ＶQ4＝ＶT ｌｎ｛（ＶIN＋Ｉ1 Ｒ）／ＲＩS ）｝ …(4)
ようになり、 ＶQ4＝ＶT ｌｎ｛（ＶIN＋Ｉ1 Ｒ）／ＲＩS ）｝ …(4)
【００１４】ダイオードＱ３端の電圧は同様に、(5) 式
に示すようになる。 ＶQ3＝ＶT ｌｎ｛（ＲＩ1 −ＶIN）／ＲＩS ）｝ …(5)
に示すようになる。 ＶQ3＝ＶT ｌｎ｛（ＲＩ1 −ＶIN）／ＲＩS ）｝ …(5)
【００１５】よって、トランジスタＱ５とトランジスタ
Ｑ６のベース間の電圧は、(6) 式に示すようになり、 ＶIN2 ＝ＶQ3−ＶQ4＝ＶT ｌｎ｛（Ｉ1 Ｒ−ＶIN）／（ＶIN＋Ｉ1 Ｒ）｝…(6 )
Ｑ６のベース間の電圧は、(6) 式に示すようになり、 ＶIN2 ＝ＶQ3−ＶQ4＝ＶT ｌｎ｛（Ｉ1 Ｒ−ＶIN）／（ＶIN＋Ｉ1 Ｒ）｝…(6 )
【００１６】この時、トランジスタＱ６のコレクタ電流
は、(7) 式に示すようになり、 ＩCQ6 ＝２Ｉ1 ／｛１＋ exp（ＶIN／ＶT ）｝ …(7)
は、(7) 式に示すようになり、 ＩCQ6 ＝２Ｉ1 ／｛１＋ exp（ＶIN／ＶT ）｝ …(7)
【００１７】これに、(6) 式に代入すると、 ＩCQ6 ＝Ｉ2 ｛１＋ＶIN／（Ｉ1 ・Ｒ）｝ …(8) (8) 式を得る。
【００１８】トランジスタＱ７とトランジスタＱ８はカ
レントミラー回路を構成しているので、ＩCQ6 ＝Ｉ0 と
なり、出力電流Ｉ0は、(9) 式に示すようになる。 Ｉ0 ＝Ｉ2 ｛１＋ＶIN／（Ｉ1 ・Ｒ）｝ …(9)
レントミラー回路を構成しているので、ＩCQ6 ＝Ｉ0 と
なり、出力電流Ｉ0は、(9) 式に示すようになる。 Ｉ0 ＝Ｉ2 ｛１＋ＶIN／（Ｉ1 ・Ｒ）｝ …(9)
【００１９】通常、ＩＣでは内部抵抗と電流を乗じたも
のが温度特性を持たないように設計を行うので、Ｉ2 を
温度特性のないように設定すれば、即ち、Ｉ2 の温度係
数を零に設定すれば、入力ＶINに対して温度変動のない
安定したＩ0 を得ることができる。
のが温度特性を持たないように設計を行うので、Ｉ2 を
温度特性のないように設定すれば、即ち、Ｉ2 の温度係
数を零に設定すれば、入力ＶINに対して温度変動のない
安定したＩ0 を得ることができる。
【００２０】また、本実施例による電圧−電流変換回路
を用いてＰＬＬ回路を構成した場合ついて図３，図４を
用いて説明する。図３はＰＬＬ回路の構成を示す図、図
４はそのタイムチャートである。
を用いてＰＬＬ回路を構成した場合ついて図３，図４を
用いて説明する。図３はＰＬＬ回路の構成を示す図、図
４はそのタイムチャートである。
【００２１】通常、電圧制御発振器（ＶＣＯ）５０をマ
ルチバイブレータにより設計すると、ＶＣＯの入出力特
性は、(10)式で表される。 ｆVCO ＝Ｉ0 ／４ＣΔＶ …(10) Ｃは内部のコンデンサ、ΔＶは内部の定電圧であり、い
ずれも温度特性をキャンセルできるものである。ここ
で、Ｉ0 は本実施例の電圧−電流変換回路の出力電流で
あり、Ｉ0 が温度特性を持つと、ｆVCO が温度特性を持
ち、ＰＬＬの特性に悪影響を及ぼす。しかしながら、本
実施例による電圧−電流変換回路を使用すれば、上述の
ように、出力電流をＩ0 を温度的に安定にできるため、
安定なＰＬＬ回路を実現できる。
ルチバイブレータにより設計すると、ＶＣＯの入出力特
性は、(10)式で表される。 ｆVCO ＝Ｉ0 ／４ＣΔＶ …(10) Ｃは内部のコンデンサ、ΔＶは内部の定電圧であり、い
ずれも温度特性をキャンセルできるものである。ここ
で、Ｉ0 は本実施例の電圧−電流変換回路の出力電流で
あり、Ｉ0 が温度特性を持つと、ｆVCO が温度特性を持
ち、ＰＬＬの特性に悪影響を及ぼす。しかしながら、本
実施例による電圧−電流変換回路を使用すれば、上述の
ように、出力電流をＩ0 を温度的に安定にできるため、
安定なＰＬＬ回路を実現できる。
【００２２】
【発明の効果】以上のように、この発明の電圧−電流変
換回路によれば、従来の回路構成に入力トランジスタに
接続された第１，第２のダイオード、入力トランジスタ
のコレクタがそれぞれベースに接続された差動対を構成
する第３，第４のＮＰＮトランジスタ、この第３，第の
トランジスタのエミッタに接続された定電流源を加えた
構成としたから、出力電流の温度変動は定電流源の温度
係数により設定可能となり、定電流源の温度係数を零に
設定することにより、出力電流の温度変動がなくなり、
温度変化に対し安定な出力電流が得られ、精度の高いＰ
ＬＬ回路が得られるという効果がある。
換回路によれば、従来の回路構成に入力トランジスタに
接続された第１，第２のダイオード、入力トランジスタ
のコレクタがそれぞれベースに接続された差動対を構成
する第３，第４のＮＰＮトランジスタ、この第３，第の
トランジスタのエミッタに接続された定電流源を加えた
構成としたから、出力電流の温度変動は定電流源の温度
係数により設定可能となり、定電流源の温度係数を零に
設定することにより、出力電流の温度変動がなくなり、
温度変化に対し安定な出力電流が得られ、精度の高いＰ
ＬＬ回路が得られるという効果がある。
【図１】この発明の一実施例による電圧−電流変換回路
を示す図である。
を示す図である。
【図２】従来の電圧−電流変換回路を示す図である。
【図３】電圧−電流変換回路を用いたＰＬＬ回路の構成
を示す図である。
を示す図である。
【図４】ＰＬＬ回路のタイムチャートを示す図である。
Ｑ１〜Ｑ６ ＮＰＮトランジスタ Ｑ７，Ｑ８ ＰＮＰトランジスタ Ｉ1 ，２Ｉ2 定電流源 ＶIN 入力電圧 Ｉ0 出力電流 １０ 位相比較器 ２０ チャージポンプ ３０ ローパスフィルタ（ＬＰＦ） ４０ 電圧−電流変換回路（Ｖ−Ｉ変換回路） ５０ 電圧制御発振器（ＶＣＯ）
Claims (1)
- 【請求項１】 入力電圧がベースに与えられ、エミッタ
に抵抗が接続され、コレクタにそれぞれ第１，第２のダ
イオードが接続された、第１，第２のＮＰＮトランジス
タと、 該第１，第２のＮＰＮトランジスタのコレクタがそれぞ
れベースに接続され、差動対を構成する第３，第４のＮ
ＰＮトランジスタと、 該第３，第４のＮＰＮトランジスタのエミッタに接続さ
れた定電流源と、 第４のＮＰＮトランジスタのコレクタがベース及びコレ
クタに接続された第１のＰＮＰトランジスタと、 該第１のＰＮＰトランジスタとカレントミラー回路を構
成し、出力電流を出力する第２のＰＮＰトランジスタと
を備えたことを特徴とする電圧−電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274675A JPH0583047A (ja) | 1991-09-24 | 1991-09-24 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274675A JPH0583047A (ja) | 1991-09-24 | 1991-09-24 | 電圧−電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583047A true JPH0583047A (ja) | 1993-04-02 |
Family
ID=17545001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274675A Pending JPH0583047A (ja) | 1991-09-24 | 1991-09-24 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583047A (ja) |
-
1991
- 1991-09-24 JP JP3274675A patent/JPH0583047A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| US4581593A (en) | Variable frequency oscillating circuit | |
| US4063193A (en) | Differential transistor pair integrated circuit oscillator with L-C tank circuit | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPS5812764B2 (ja) | オンドホシヨウケイエミツタケツゴウマルチバイブレ−タカイロ | |
| EP0383194B1 (en) | Dual port voltage controlled emitter coupled multivibrator | |
| US6285244B1 (en) | Low voltage, VCC incentive, low temperature co-efficient, stable cross-coupled bandgap circuit | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPH0583047A (ja) | 電圧−電流変換回路 | |
| JPS5931081B2 (ja) | 基準電圧源回路 | |
| JPH11340797A (ja) | 電圧制御発振器 | |
| JPH0691413B2 (ja) | リアクタンス制御回路 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS60113A (ja) | Ｖｃｏ | |
| JPH0124645Y2 (ja) | ||
| JPS5912821Y2 (ja) | 発振器 | |
| JP2850325B2 (ja) | 基準電圧発生回路 | |
| JP2570219B2 (ja) | ｇｍレギュレータ | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPS6256685B2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| JPH084216B2 (ja) | 発振装置 | |
| JPS6022845B2 (ja) | 電圧制御発振器 | |
| JPS6148283B2 (ja) |