JPH0583188B2 - - Google Patents

Info

Publication number
JPH0583188B2
JPH0583188B2 JP27286487A JP27286487A JPH0583188B2 JP H0583188 B2 JPH0583188 B2 JP H0583188B2 JP 27286487 A JP27286487 A JP 27286487A JP 27286487 A JP27286487 A JP 27286487A JP H0583188 B2 JPH0583188 B2 JP H0583188B2
Authority
JP
Japan
Prior art keywords
lead pins
lead
semiconductor package
support
lead pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27286487A
Other languages
English (en)
Other versions
JPH01115153A (ja
Inventor
Yoshiaki Shimojo
Iwane Matsushita
Tetsuo Toizume
Masakazu Umeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Proterial Ltd
Original Assignee
Kyocera Corp
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Sumitomo Special Metals Co Ltd filed Critical Kyocera Corp
Priority to JP27286487A priority Critical patent/JPH01115153A/ja
Publication of JPH01115153A publication Critical patent/JPH01115153A/ja
Publication of JPH0583188B2 publication Critical patent/JPH0583188B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、プラグイン型の半導体素子を収納
するセラミツクスパツケージ等の半導体パツケー
ジに用いるリードピンを植設配列してなる半導体
パツケージ用植設配列リードピンその植設配列リ
ードピンを用いた半導体パツケージの製造方法に
係り、特に、リードピンの半導体パツケージ基板
への取り付け配置作業や外表面へのめつき作業を
容易にするとともに、予め用途に応じた種々の長
さのピンを用意する必要がなく、保守管理が容易
な構成からなる半導体パツケージ用植設配列リー
ドピンとその植設配列リードピンを用いた半導体
パツケージの製造方法に関する。
従来の技術 近年、半導体パツケージとして多用されている
プラグイン型のセラミツクスパツケージは、通
常、セラミツクス基板の上面の中央部にSiチツプ
を載置し、該Siチツプとセラミツクス基板の上面
に形成されたメタライズ層とボンデイングワイヤ
ーを介して接続されるとともに、基板の下面の所
定位置にも基板上面に形成されたメタライズ層に
接続するメタライズ層が形成され、該基板下面の
メタライズ層に多数の外部リードピンが縦横方向
に整列配置するよう着設している。該外部リード
ピンとしては、Ni含有のFe合金ピン、例えば、
コバール合金ピンが基板下面のメタライズ層の所
定位置に、Agろう付けされている。
前記セラミツクス基板にコバール合金のリード
ピンを植設配列する際、上先端にAgろうを有す
るリードピンを、カーボン製治具の所要位置に設
けられた孔部内に振込んだ後、下面所定位置にメ
タライズ層を有するセラミツクス基板を前記ピン
のAgろう部に密着するよう重ね合わせて、還元
雰囲気中にて、800℃〜1000℃に加熱し、前記メ
タライズ層とリードピンのAgろう部をろう付け
し、その後冷却し、前記治具を取り外すことによ
り、リードピンがセラミツクス基板状の所定位置
に縦横方向に必要数ずつろう付け配置され、さら
に前記リードピンに電気Niめつき及び電気Auめ
つき等を施すことにより製造されていた。
発明が解決しようとする課題 しかし、従来、セラミツクス基板上にろう付
け、配列されたリードピンは、太さ0.45mm×長さ
10mm程度の極細線であるため、めつき工程等でリ
ードピンが変形し、不良品が発生し易い問題があ
つた。
また、セラミツクス基板上にろう付けされたリ
ードピン数は、数十本〜数百本、また多い場合は
数千本にも及び、後工程にて電気めつきを施す場
合、各リードピンが電気的に絶縁されているた
め、各々のリードピンに導通をとる必要があり、
かかる作業が煩雑で、またその工程に多大のコス
トを要していた。
さらに、セラミツクスパツケージの用途や目的
に応じて、予め長さが異なる種々のリードピンを
用意する必要があり、製造上あるいは部品管理
上、極めて煩雑であり、また、異なる寸法のリー
ドピンが混入する恐れがあつた。
この発明は、かかる従来の問題を解消し、セラ
ミツクス基板の所定位置に、多数のリードピンを
容易かつ正確にろう付けすることができるととも
に、各リードピンの外表面に同時にNiやAuなど
をめつきすることができ、さらに、用途毎に予め
長さが異なる種々のリードピンを用意する必要が
ない半導体パクケージ用植設配列リードピンを提
供することを目的としている。
さらに、上記植設配列リードピンを最も効果的
に用いる半導体パツケージの製造方法を提供する
ことを目的としている。
課題を解決するための手段 この発明は、Ni含有のFe合金板からなるリー
ドピンめつき導通用支持体上に、上端部にろう材
を有する複数のNi含有Fe合金からなるリードピ
ンを、該支持体と電気的に接続するとともに、該
リードピンが半導体パツケージ基板に前記ろう材
を介して接続一体化後、所要長さとなるよう支持
体を切断除去可能に縦横方向に配列してなること
を特徴とする半導体パツケージ用植設配列リード
ピンである。
また、半導体パツケージ用基板の所定位置に形
成されたメタライズ層を介して多数のリードピン
をろう付け配置してなる半導体パツケージの製造
方法において、所定位置にメタライズ層を形成し
てなる半導体パツケージ用基板と、Ni含有のFe
合金板からなるリードピンめつき導通用支持体上
に、上端部にろう材を有する多数のNi含有Fe合
金からなるリードピンを、該支持体と電気的に接
続配置してなる半導体パツケージ用植設配列リー
ドピンとを準備し、前記基板のメタライズ層と植
設配列リードピンのろう材とを当接した後、ろう
材を加熱溶融して基板と植設配列リードピンとを
一体化し、次いで、前記植設配列リードピンの支
持体をめつき用の電極として、該支持体と電気的
に接続される多数のリードピンの外表面にめつき
を施し、その後、各リードピンの長さを所要長さ
とするため、リードピンと支持体とを所要位置に
て切断除去することを特徴とする半導体パツケー
ジ用植設配列リードピンを用いた半導体パツケー
ジの製造方法を併せて提案する。
この発明において、リードピンめつき導通用支
持体(以下、支持体という)は、42Ni合金また
はコバール合金等のNi含有のFe合金板からなり、
リードピンがろう材のろう付け温度より高い温度
に耐える方法、材料で固着され、リードピンをセ
ラミツクス等の半導体パツケージ基板の所定位置
にろう付け後、リードピンが所要長さとなるよう
容易に切断除去できる構成であれば、実施例の如
き、リードピン脚部の余剰部分とともに除去した
り、あるいは支持体のみを除去する等種々の形
状、構成を採用することができる。
また、リードピンは、42Ni合金またはコバー
ル合金等のNi含有のFe合金より形成されればよ
く、支持体と同材質あるいは異なる材質であつて
もよいが、支持体としては42Ni合金板、リード
ピンとしてはコバール合金線が好ましい。
また、この発明において、42Ni合金としては、
35〜55%Ni−Fe合金、コバール合金としては、
25〜35%Ni−15〜20%Co−Fe合金が好ましい。
作 用 この発明による作用を図面に基づいて詳述す
る。第1図はこの発明による半導体パツケージ用
植設配列リードピンの概要を示す斜視説明図であ
る。
リードピンの支持体1は、例えば、42Ni合金
またはコバール合金等とNi含有のFe合金板を、
打抜きまたはエツチング加工により、所要ピツチ
で窓部を開設することにより、窓部間に細長い連
結片部2を複数形成した構成からなる。
また、支持体1の各連結片部2には、エツチン
グ等にてリードピン3の下端が嵌入可能な凹状部
4が等間隔で配設してある。
42Ni合金またはコバール合金等のNi含有のFe
合金からなるリードピン3は、その上端部にAg、
Ag−Cu等からなるろう材5が着設してあり、所
要形状、寸法に穿孔されたカーボン製治具の孔部
に振込まれ、リードピン3の多端部が前記支持体
1の各連結片部2の凹状部4に密着固定される。
すなわち、リードピン3のAg、Ag−Cu等ろう
材5を有しない他端部は、前記連結片部2の各凹
状部4に、ろう材5のろう付け温度より高い温度
に耐えられるよう、抵抗溶接、レーザー溶接、あ
るいは前記ろう材5より高融点のろう材によるろ
う付け等の接合方法にて接合されている。
このようにして得られたこの発明による半導体
パツケージ用植設配列リードピンは、さらに、以
下の方法によつてセラミツクス基板に配置され半
導体パツケージを構成する。
すなわち、上記のように支持体1の各連結片部
2上に配列された各リードピン3のろう材5部
に、所要のセラミツクス基板のメタライズ層部を
当接載置させ、還元性雰囲気中にて加熱してろう
付けし、セラミツクス基板とリードピンとを一体
化する。その後冷却し、さらに、支持体1をめつ
き用の電極として、該支持体1と電気的に接続さ
れる各リードピンの外表面にNiめつき、Auめつ
きを施す。
その後、各リードピン3の長さを所要長さとす
るため、各リードピン3の脚部を所要位置にて切
断し、各連結片部2にて一体化されていた支持体
1を除去することにより、リードピンを所要箇所
に所要本数、ろう付け配列したセラミツクス基板
が得られる。
すなわち、後述する、実施例に限定されること
なく、セラミツクス基板の形状、寸法等に応じて
支持体1の形状、寸法及び各連結片部2上へのリ
ードピン3の固着箇所及び本数を選定することに
よつて、目的とする多数のリードピンを植設した
セラミツクス基板を得ることができる。
なお、支持体1の各連結片部2は、図ではリー
ドピン3の直径より幅広としているが、実施例の
如く、リードピン3の直径寸法と同幅とするな
ど、適宜の形状、寸法が採用できる。
また、図において支持体1の各連結片部2に形
成される凹状部4は必ずしも必要でなく、リード
ピン3の振込治具の構成や、支持体1のリードピ
ン3の接合方法等に応じて凹状部4形成の容否を
選定することが望ましい。
実施例 長さ50mm×幅40mm×厚み0.25mm寸法の42Ni−
Fe合金を、エツチング加工にて、外周辺幅4mm
と5mmの対向2辺及び2.54mmピツチの空間窓部を
介して、幅0.45mmの連結片部を13本設けてなる支
持体を作成した。
一定間隔で所要寸法の孔部を設けたカーボン製
治具を用い、該治具の孔部内に、0.45mmφ×長さ
10.0mm寸法で上端部のフランジ部にAgろうを載
置したコバール合金からなるリードピンを振込み
した。
次に、前記リードピンを支持体の連結片上に載
置し、抵抗溶接によりリードピンを固着した後、
前記治具を取り外し、13本の連結片上のそれぞれ
に、前記のコバール合金からなるリードピンを一
定間隔で13本ずつ配設したこの発明による半導体
パツケージ用植設配列リードピンを得た。
この植設配列リードピンのAgろう部に、セラ
ミツクス基板のメタライズ層を密着して重ね合わ
せ、還元性雰囲気中で、800℃×0.5時間の加熱を
施したのち、冷却した。
その後、上記支持体をめつき用の電極として、
該支持体と電気的に接続される各リードピンを
Niめつき、Auめつきを施した。
さらに、基板上に植設したリードピン長さが、
それぞれ6.5mmとなるようにリードピン脚部を切
断して、該リードピン脚部の余剰部とともに支持
体を除去することにより、セラミツクス基板の所
要面上に縦横方向に各々13本ずつ等間隔にリード
ピンを植設したセラミツクス基板を得ることがで
きた。
以上のようにして、セラミツクス基板上面の中
央部にSiチツプを載置するとともに、半導体パツ
ケージ用基板の所定位置に形成されたメタライズ
層を介して多数のリードピンをろう付け配置して
なる半導体パツケージを量産性よく製造すること
ができた。
発明の効果 この発明による半導体パツケージ用植設配列リ
ードピンを構成する各リードピンは、該リードピ
ンの脚部が支持体を構成するFe合金板の連結片
にて固定されているため、取扱い時の変形がな
く、すべて電気的に接続されており、めつき時の
電気的接続が極めて容易である。
また、支持体に配設された状態での各リードピ
ン長さは、同一であり、作業性がよく、異寸法の
リードピンの混入が防止される。
また、用途や目的に応じて選定した長さに応じ
て、セラミツクス基板上にろう付けしたリードピ
ン長さは任意に切断できるため、リードピンの管
理が極めて容易になる利点がある。
したがつて、上記植設配列リードピンを用いた
半導体パツケージの製造方法は、半導体パツケー
ジを工業的規模にて量産する際に非常に効果的で
ある。
【図面の簡単な説明】
第1図はこの発明による植設配列リードピンの
斜視説明図である。 1……支持体、2……連結片、3……Fe合金
ピン、4……凹状部、5……ろう材。

Claims (1)

  1. 【特許請求の範囲】 1 Ni含有のFe合金板からなるリードピンめつ
    き導通用支持体上に、上端部にろう材を有する複
    数のNi含有Fe合金からなるリードピンを、該支
    持体と電気的に接続するとともに、該リードピン
    が半導体パツケージ基板に前記ろう材を介して接
    続一体化後、所要長さとなるよう支持体を切断除
    去可能に縦横方向に配列してなることを特徴とす
    る半導体パツケージ用植設配列リードピン。 2 半導体パツケージ用基板の所定位置に形成さ
    れたメタライズ層を介して多数のリードピンをろ
    う付け配置してなる半導体パツケージの製造方法
    において、所定位置にメタライズ層を形成してな
    る半導体パツケージ用基板と、Ni含有のFe合金
    板からなるリードピンめつき導通用支持体上に、
    上端部にろう材を有する多数のNi含有Fe合金か
    らなるリードピンを、該支持体と電気的に接続配
    置してなる半導体パツケージ用植設配列リードピ
    ンとを準備し、前記基板のメタライズ層と植設配
    列リードピンのろう材とを当接した後、ろう材を
    加熱溶融して基板と植設配列リードピンとを一体
    化し、次いで、前記植設配列リードピンの支持体
    をめつき用の電極として、該支持体と電気的に接
    続される多数のリードピンの外表面にめつきを施
    し、その後、各リードピンの長さを所要長さとす
    るため、リードピンと支持体とを所要位置にて切
    断除去することを特徴とする半導体パツケージ用
    植設配列リードピンを用いた半導体パツケージの
    製造方法。
JP27286487A 1987-10-28 1987-10-28 半導体パッケージ用植設配列リードピン及び半導体パッケージ用植設配列リードピンを用いた半導体パッケージの製造方法 Granted JPH01115153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27286487A JPH01115153A (ja) 1987-10-28 1987-10-28 半導体パッケージ用植設配列リードピン及び半導体パッケージ用植設配列リードピンを用いた半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27286487A JPH01115153A (ja) 1987-10-28 1987-10-28 半導体パッケージ用植設配列リードピン及び半導体パッケージ用植設配列リードピンを用いた半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH01115153A JPH01115153A (ja) 1989-05-08
JPH0583188B2 true JPH0583188B2 (ja) 1993-11-25

Family

ID=17519831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27286487A Granted JPH01115153A (ja) 1987-10-28 1987-10-28 半導体パッケージ用植設配列リードピン及び半導体パッケージ用植設配列リードピンを用いた半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH01115153A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459102A (en) * 1993-02-19 1995-10-17 Ngk Spark Plug Co., Ltd. Method of electroplating lead pins of integrated circuit package

Also Published As

Publication number Publication date
JPH01115153A (ja) 1989-05-08

Similar Documents

Publication Publication Date Title
US4914814A (en) Process of fabricating a circuit package
US6049976A (en) Method of mounting free-standing resilient electrical contact structures to electronic components
US3902148A (en) Semiconductor lead structure and assembly and method for fabricating same
US6329714B1 (en) Hybrid S.C. devices and method of manufacture thereof
US5135890A (en) Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
TW201101443A (en) Substrate having leads
JPH0583188B2 (ja)
JPH10144846A (ja) 半導体装置及びリードフレーム
US3943556A (en) Method of making a high frequency semiconductor package
JP2674501B2 (ja) シングル・ポイント・ボンディング方法
JP2529171B2 (ja) 半導体チップの保持と該半導体チップのリ―ドフレ―ムのリ―ドへのボンディングをするための汎用リ―ドフレ―ムキャリアとインサ―ト
US3689996A (en) Manufacturing a plurality of semiconductor device headers
JPH06101526B2 (ja) リードピン
JPH0546281Y2 (ja)
JPH06101528B2 (ja) 配列リードピン用支持体
JP3556449B2 (ja) 連結リードピン
JP3508683B2 (ja) 半導体装置及びその製造方法
JP2958597B2 (ja) Icパッケージの製造方法とメッキ用フレーム
JPH06101527B2 (ja) 配列リードピン用支持体
JPH06223905A (ja) マイクロピンパッケージ
JPH083018Y2 (ja) 半導体パッケージ用連結型リードフレーム
JPH01168049A (ja) 半導体素子収納用パッケージの製造方法
JP2003068800A (ja) 保持治具
JPH0555406A (ja) セラミツクパツケージの製造方法
JPH0785850B2 (ja) 放電加工方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees