JPH058425A - サーマルヘツド抵抗値測定装置 - Google Patents

Abstract

(57)【要約】 【目的】製品出荷段階でサーマルヘッドの抵抗値を各々
正確に測定する装置を提供することを目的にする。 【構成】センタータイプのサーマルヘッド部１と、サー
マルヘッド部１の各ドットに電流を供給する電源ライン
ＣＯＭ₁ ，ＣＯＭ₂ と、サーマルヘッドのドットを選択
して駆動するドライバー部２と、ドライバー部２を制御
するロジック制御回路３とからなるサーマルヘッド回路
において、電源ラインＣＯＭ₂ の電流をＯＮ／ＯＦＦ制
御するリレー９と、電源ラインＣＯＭ₁ の電圧をデジタ
ル信号にして入力するＡ／Ｄコンバータ４と、ロジック
制御回路３とリレー９の動作を組み合わせ、４個の抵抗
体に関する４種類の回路を構築し、かつ構築した各回路
について合成抵抗値をＡ／Ｄコンバータ４から入力し、
数値演算により各４個の抵抗値を特定するＣＰＵ５で構
成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、センタータイプのサ
ーマルヘッドの抵抗値を測定する技術分野に関する。

【０００２】

【従来の技術】図３はサーマルヘッドのヘッド付近の回
路を示したものである。図３において抵抗（Ｒ₁ 〜Ｒ₄
他）はサーマルヘッドのヘッド部の等価抵抗であり、Ｃ
ＯＭ₁ ，ＣＯＭ₂ はサーマルヘッドに直流電流を流すた
めの電源ラインである。またトランジスタ（Ｔｒ₁ ，Ｔ
ｒ₂ 他）は、どの抵抗体に電流を流すかを選択する駆動
用トランジスタである。この回路において、例えばトラ
ンジスタＴｒ₁ がＯＮすると電源ラインＣＯＭ₁ とダイ
オードＤ₁ を介して抵抗Ｒ₁ に電流が流れ、さらに電源
ラインＣＯＭ₂ とダイオードＤ₂ を介して抵抗Ｒ₂ に電
流が流れて、結局、Ｒ₁ Ｒ₂ に該当する位置が印字され
る。

【０００３】ところで、上記のサーマルヘッドの抵抗値
（Ｒ₁ 〜Ｒ₄ 他）を測定したい場合、抵抗体に例えば定
電流を流し、電源ラインの電位を測定して抵抗値を推定
していた。抵抗値Ｒ₁ を求める場合を例にすると、電源
ラインＣＯＭ₁ に電源を加え、Ｔｒ₁ をＯＮ状態にして
電源ラインＣＯＭ₁ の電位を測定する。この場合、ダイ
オードＤ₁ を介して抵抗Ｒ₁ に電流が流れると共に、ダ
イオードＤ₃ を介して抵抗Ｒ₄ ，Ｒ₃ ，Ｒ₂ にも電流が
流れるので、電源ラインＣＯＭ₁ の電位はＲ₁と（Ｒ₂
＋Ｒ₃ ＋Ｒ₄ ）の並列合成抵抗値Ｒ₁ ×（Ｒ₂ ＋Ｒ₃ ＋
Ｒ₄ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ＋Ｒ₄ ）に比例した値にな
る。そして、Ｒ₁ 〜Ｒ₄ の各抵抗値が等しいと近似して
（また、ダイオードＤ₁ ，Ｄ₃ の飽和電圧やトランジス
タＴｒ₁ のＯＮ抵抗を考慮して）、抵抗値Ｒ₁ を求めて
いた。

【０００４】

【発明が解決しようとする課題】しかし、上記の方法で
は抵抗Ｒ₁ の近似値しか求まらず、正確な値を求めるこ
とが出来ない。そのため、正確な抵抗値を求めるには、
Ｒ₁ 等の両端のリードに測定端子を設けてプローブ等で
測定する必要がある。しかし、ダイオードやドライバー
を実装した状態で測定する場合は、プローブピンを立て
るのが困難であり、また、この方法を採る場合は測定窓
を設ける必要があり、そのため測定窓の部分に保護膜が
かけられず腐食等の問題が新たに生じる。

【０００５】この発明はかかる問題に鑑みたものであ
り、測定窓などを設けることなく、製品出荷段階でサー
マルヘッドの抵抗値を各々正確に測定する装置を提供す
ることを目的にする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るサーマルヘッド抵抗値測定装置は、セ
ンタータイプのサーマルヘッド部と、このサーマルヘッ
ド部の各ドットに電流を供給する一対の電源ラインと、
前記サーマルヘッド部のドットを選択して駆動するドラ
イバー部と、このドライバー部を制御するロジック回路
とからなるサーマルヘッド回路において、前記電源ライ
ンの一方の電流をＯＮ／ＯＦＦ制御するスイッチング手
段と、前記電源ラインの電圧をデジタル信号に変換して
出力する変換手段と、前記のドライバー部とスイッチン
グ手段の動作を制御し、かつ変換手段からのデータに所
定の数値演算処理を実行してサーマルヘッドのドット各
部の抵抗値を検出する制御手段とを備えることを特徴と
している。

【０００７】

【作用】まず、抵抗体Ｒ₁ 〜Ｒ₄ の値を求める場合（図
３参照）の原理的方法を、〔処理Ａ〕から〔処理Ｆ〕の
順に説明する。 〔処理Ａ〕電源ラインＣＯＭ１に定電流を流し、他方の
電源ラインＣＯＭ２を遮断にして、トランジスタＴｒ₁
のみをＯＮ状態にする。すると、電流は、ダイオードＤ
₁ と抵抗Ｒ₁ に流れ、また、ダイオードＤ₃ と抵抗
Ｒ₄ ，抵抗Ｒ₃ ，抵抗Ｒ₂ にも流れるので、電源ライン
ＣＯＭ１の電位を求めれば、この値は、合成抵抗値 Ｒ_A ＝Ｒ₁ ×（Ｒ₂ ＋Ｒ₃ ＋Ｒ₄ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ＋Ｒ₄ ）……（式１） にほぼ比例した値となる。（尚、トランジスタＴｒ₁ と
ダイオードＤ₁ ，Ｄ₃ のＯＮ抵抗分だけ誤差があり、以
下の場合も同じである。） 〔処理Ｂ〕電源ラインＣＯＭ１とＣＯＭ２に同じ定電流
を流し、トランジスタＴｒ₁ のみををＯＮ状態にする。
すると、電流は、ダイオードＤ₁と抵抗Ｒ₁ に流れ、ま
たダイオードＤ₂ と抵抗Ｒ₂ にも流れるので、電源ライ
ンＣＯＭ１の電位を求めれば、この値は、合成抵抗値 Ｒ_B ＝Ｒ₁ ×Ｒ₂ ／（Ｒ₁ ＋Ｒ₂ ）……（式２） にほぼ比例した値となる。 〔処理Ｃ〕電源ラインＣＯＭ１とＣＯＭ２に同じ定電流
を流し、トランジスタＴｒ₂ のみをＯＮ状態にする。す
ると、電流は、ダイオードＤ₂ と抵抗Ｒ₃ に流れ、ま
た、ダイオードＤ₃ と抵抗Ｒ₄ にも流れるので、電源ラ
インＣＯＭ１の電位を求めれば、この値は、合成抵抗値 Ｒ_C ＝Ｒ₃ ×Ｒ₄ ／（Ｒ₃ ＋Ｒ₄ ）……（式３） にほぼ比例した値となる。 〔処理Ｄ〕電源ラインＣＯＭ１に定電流を流し、トラン
ジスタＴｒ₁ とＴｒ₂ をともにＯＮ状態にする。する
と、電流は、ダイオードＤ₁ ，抵抗Ｒ₁ と、ダイオード
Ｄ₃ ，抵抗Ｒ₄に流れるので、電源ラインＣＯＭ１の電
位を求めれば、その値は、合成抵抗値 Ｒ_D ＝Ｒ₁ ×Ｒ₄ ／（Ｒ₁ ＋Ｒ₄ ）……（式４） にほぼ比例した値となる。 〔処理Ｅ〕以上の処理の後、トランジスタとダイオード
のＯＮ抵抗について補正するとＲ_A 〜Ｒ_D の値が求まる
が、（式２）を変形するとＲ₂ ＝（Ｒ₁ ×Ｒ_B ）／（Ｒ
₁ −Ｒ_B ）……（式５）また（式４）を変形するとＲ₄
＝（Ｒ₁ ×Ｒ_D ）／（Ｒ₁ −Ｒ_D ）……（式６）とな
り、さらに、（式６）を（式３）に代入して変形すると Ｒ₃ ＝（Ｒ₁ ×Ｒ_D ×Ｒ_C ）／（Ｒ₁ ×（Ｒ_D −Ｒ_C ）
＋Ｒ_D ×Ｒ_C ）……（式７）の関係が求まる。 そして、この（式５）〜（式７）を全て（式１）に代入
するとＲ₁ に関する二次方程式が以下のように求まる。

【０００８】 α×Ｒ₁ ×Ｒ₁ −２×β×Ｒ₁ ＋γ＝０ ……（式８） ここで、α＝Ｒ_B Ｒ_E ＋Ｒ_C Ｒ_D ＋Ｒ_D Ｒ_E −Ｒ_A Ｒ_E β＝Ｒ_B Ｒ_D Ｒ_E ＋Ｒ_A Ｒ_C Ｒ_D γ＝Ｒ_A Ｒ_B Ｒ_D Ｒ_E ＋Ｒ_A Ｒ_B Ｒ_C Ｒ_D ＋Ｒ_A Ｒ_C Ｒ
_D Ｒ_D −Ｒ_BＲ_CＲ_D Ｒ_E である。 なお、Ｒ_E ＝Ｒ_D −
Ｒ_C とした。 〔処理Ｆ〕（式８）は二次元方程式であるので、この式
をＲ₁ ＞Ｒ_Aを条件にして解いてＲ₁ の値を求める。そ
して、求めたＲ₁ の値を（式５）〜（式７）に代入し
て、Ｒ₂ ，Ｒ₄ ，Ｒ₃ を求める。

【０００９】この発明は以上の手順で抵抗値を求めるも
のである。以下、４個の抵抗値を特定する場合につい
て、この発明の各構成要素の作用を説明する。制御手段
は、スイッチング手段をＯＮ／ＯＦＦ制御して、またド
ライバーのサーマルヘッド駆動用トランジスタ（Ｔ
ｒ₁ ，Ｔｒ₂ ）を制御して、〔処理Ａ〕から〔処理Ｄ〕
の処理をする。また、制御手段は、各処理のたびに、変
換手段からＲ_A 〜Ｒ_D に比例するデータを入力する。そ
して、取り込んだＲ_A 〜Ｒ_D を使い〔処理Ｅ〕から〔処
理Ｆ〕の演算をして、サーマルヘッドの各抵抗値Ｒ₁ 〜
Ｒ₄ を求める。なお、ここでは抵抗体が４個しかない場
合を例にしたが、４個以上ある場合も同様であり、具体
的には実施例で説明する。

【００１０】

【実施例】図１はこの発明の一実施例を示す回路ブロッ
ク図である。サーマルヘッド部１と、サーマルヘッド部
１を選択して駆動するドライバー部２と、ドライバー部
２の動作を制御するロジック制御回路３と、サーマルヘ
ッド部１の電源ラインＣＯＭ₁ の電圧をデジタル信号に
変換するＡ／Ｄコンバータ４と、Ａ／Ｄコンバータ４か
ら入力されるデータ等を記憶するＲＡＭ５と、この装置
全体の動作を制御し、数値演算によりサーマルヘッド部
の抵抗値を求めるＣＰＵ６と、ＣＰＵ６が実行する処理
プログラム等の格納されているＲＯＭ７とで構成されて
いる。

【００１１】サ−マルヘッド部１は、各ドットの等価抵
抗Ｒ₁ 〜Ｒ_m と、各ドットＲ₁〜Ｒ_mに定電流を流すため
の定電流源８と、定電流源８を各ドットＲ₁ 〜Ｒ_m に接
続する電源ラインＣＯＭ₁ とＣＯＭ₂ と、電源ラインＣ
ＯＭ₂の電流をＯＮ／ＯＦＦ制御するリレー９と、ダイ
オードＤ₁ 〜Ｄ_L で構成されている。また、ドライバー
部２は、ｎ個のドット部の電流をＯＮ／ＯＦＦ制御する
ドライバー用トランジスタＴｒ₁ 〜Ｔｒ_n と、各トラン
ジスタＴｒ₁〜Ｔｒ_nにＨレベルまたはＬレベルの信号を
供給してＯＮ状態またはＯＦＦ状態にするゲートＧ₁ 〜
Ｇ_n と、ゲートＧ₁ 〜Ｇ_n への信号を供給するシフトレ
ジスタＳＲ₁ 〜ＳＲ_n とで構成されている。このシフト
レジスタＳＲ₁ には検査用データＤＩが加えられ、ま
た、各レジスタＳＲ₁ 〜ＳＲ_n にはクロックパルスＣＰ
が加えられている。従ってクロックパルスＣＰが加わる
ごとに、検査用データＤＩは右側のシフトレジスタへと
シフトされることになる。そして、シフトレジスタＳＲ
₁ 〜ＳＲ_n のデータは、ストローブ信号ＳＴＲに同期し
てゲートＧ₁ 〜Ｇ_n に加えられる。いま説明したドライ
バー部２への制御信号、ＳＴＲとＣＰは、ＣＰＵ６に制
御されるロジック制御回路３から出力され、それらの動
作タイミングは図２に示す通りである。すなわち、ＣＰ
Ｕ６は、（ＲＯＭ７のプログラムに従って）ロジック制
御回路３など本装置全体を図２のように制御する。以
下、その手順を説明する。 〔処理１〕・・・・図２のＴ₁ のタイミング ロジック制御回路３は、検査用データＤＩをＨレベルに
して１つ目のクロックパルスＣＰを出力する。すると、
第一番目のシフトレジスタＳＲ₁ の出力のみがＨレベル
となる。その後、ストローブ信号ＳＴＲがＨレベルにな
ると、シフトレジスタＳＲ₁ 〜ＳＲ_n の出力がトランジ
スタＴｒ₁ 〜Ｔｒ_n のベースに加わるが、前記のように
ＳＲ₁の出力のみがＨレベルであるので、Ｔｒ₁ のみが
ＯＮ状態になる。この時（Ｔ₁ ）、電源ラインＣＯＭ₂
のリレー９はＯＦＦ状態であるので、定電流源８からの
電流は、ダイオードＤ₁ ，抵抗Ｒ₁ とダイオードＤ₃ ，
抵抗Ｒ₄ ，Ｒ₃ ，Ｒ₂ にのみ流れる。そして、Ａ／Ｄコ
ンバータ４は、この時（Ｔ₁ ）の電源ラインＣＯＭ₁ の
電圧をデジタル変換し、ＣＰＵ６は、このデータＡ₁ を
入力してＲＡＭ５に記憶する。 〔処理２〕・・・・図２のＴ₂ のタイミング 次に、リレー９をＯＮ状態にする。すると、定電流源８
からの電流は、電源ラインＣＯＭ₂ にも流れるので、結
局、トランジスタＴｒ₁ にはダイオードＤ₁ ，抵抗Ｒ₁
とダイオードＤ₂ ，抵抗Ｒ₂ から電流が流れる。そし
て、Ａ／Ｄコンバータ４は、この時（Ｔ₂ ）の電源ライ
ンＣＯＭ₁ の電圧をデジタル変換し、ＣＰＵ６は、この
データＢ₁ を入力してＲＡＭ５に記憶する。 〔処理３〕・・・・図２のＴ₃ のタイミング その後、２番目のクロックパルスＣＰが入力されるとシ
フトレジスタＳＲ₁のデータはＳＲ₂ にシフトされ、こ
の時の検査用データＤＩがＬレベルであるので、シフト
レジスタＳＲ₁ の出力（及びＳＲ₃ 〜ＳＲ_n の出力）は
Ｌレベル、シフトレジスタＳＲ₂ の出力のみがＨレベル
となる。このデータはトランジスタＴｒ₁ 〜Ｔｒ_n に加
わるのでＴｒ₂ のみＯＮ状態になり、図２のＴ₃ のタイ
ミングでは、定電流源８からの電流がダイオードＤ₂ ，
抵抗Ｒ₃ とダイオードＤ₃，抵抗Ｒ₄に流れる。Ａ／Ｄコ
ンバータ４は、この時（Ｔ₃ ）の電源ラインＣＯＭ₁の
電圧をデジタル変換し、ＣＰＵ６は、このデータＣ₁ を
入力してＲＡＭ５に記憶する。

【００１２】以上、〔処理１〕から〔処理３〕でＲＡＭ
５に記憶されたデータＡ₁ ，Ｂ₁ ，Ｃ₁ は（トランジス
タのＯＮ抵抗やダイオードの飽和電圧を無視すれば）、
それぞれ前記（式１）〜（式３）に対応した値である。
つまり、以上の〔処理１〕〜〔処理３〕によって抵抗Ｒ
₁ 〜Ｒ₄ （以下第一ブロックの抵抗という）に関して前
記〔処理Ａ〕〜〔処理Ｃ〕の処理が出来たことになる。
従って第二ブロック以降の抵抗についても、〔処理１〕
〜〔処理３〕と同様の処理をして各ブロックの抵抗につ
いて、データＡ₂ ，Ｂ₂ ，Ｃ₂ ……Ａ_n ，Ｂ_n ，Ｃ_n を
求め、それらをＲＡＭ５に記憶してゆけばよい。つま
り、ｎ個のトランジスタＴｒ₁ 〜Ｔｒ_n を順にＯＮして
ゆき、前記の〔処理Ａ〕〜〔処理Ｃ〕を各ブロックごと
に実行するのである。 〔処理４〕・・・・図２のＴ_i のタイミング 一連の処理が終わりＡ₁ ，Ｂ₁ ，Ｃ₁ ……Ａ_n ，Ｂ_n ，
Ｃ_n が求まると、ロジック制御回路３は、改めて検査用
データＤＩをＨレベルにして、クロックパルスＣＰを２
つ入力する。すると、レジスタＳＲ₁ とＳＲ₂ のみがＨ
レベルとなり、ストローブ信号ＳＴＲがＨレベルになる
タイミングで、トランジスタＴｒ₁とＴｒ₂がＯＮ状態に
なる。この時（Ｔ_i ）、リレー９はＯＦＦ状態であるの
で、定電流源８からの電流は、ダイオードＤ１，抵抗Ｒ
１と、ダイオードＤ３，抵抗Ｒ４に流れる。Ａ／Ｄコン
バータ４は、この時（Ｔ_i ）の電源ラインＣＯＭ₁ の電
圧を変換し、ＣＰＵ６は、このデータＤ₁ をＲＡＭ５に
記憶する。以降も同様であって、クロックパルスＣＰを
２つ入力するごとに、ストローブ信号ＳＴＲをＨレベル
にして、順次、データＤ₂ からデータＤ_n をＲＡＭ５に
記憶してゆく。尚、このデータＤ₁ 〜Ｄ_n は、〔処理
Ｄ〕の（式４）で示すＲ_D に対応するデータである。 〔処理５〕以上の処理が終わると、ＣＰＵ６は、ＲＡＭ
５に記憶したデータＡ₁ ，Ｂ₁，Ｃ₁，Ｄ₁ 〜Ａ_n ，
Ｂ_n ，Ｃ_n ，Ｄ_n について、ダイオードの飽和電圧の分
だけ減算し、また、トランジスタのＯＮ抵抗に関する補
正を行い、全てのブロックのものについて（式１）〜
（式４）に示す合成抵抗値Ｒ_A ，Ｒ_B ，Ｒ_C ，Ｒ_D を求
める。なお、ｎ個のトランジスタのＯＮ抵抗値、および
ｎ＋１個のダイオードの飽和電圧値にはバラツキが少な
いので、容易に上記の処理ができる。 〔処理６〕ＣＰＵ６は、〔処理５〕で求めた全ブロック
の合成抵抗値Ｒ_A ，Ｒ_B ，Ｒ_C，Ｒ_Dのうち、まず第一ブ
ロックのＲ_A ，Ｒ_B ，Ｒ_C ，Ｒ_D の値を用いて（式８）
の二次方程式を解く。つまり、 Ｒ₁ ＝β／α＋ＳＱＲ（（β² −αγ）／α）……（式９） としてＲ₁ を求める。なお、ＳＱＲは、ルート記号であ
り、（式９）はＲ₁＞Ｒ_Aの条件で（式８）を解いて求め
ている。そして、求めたＲ₁ を（式５）、（式７）、
（式６）に代入して第一ブロックのドッドの抵抗値Ｒ₁
〜Ｒ₄ を求める。また、第二ブロック以降の抵抗値Ｒ₅
〜Ｒ_m についても、各ブロックごとに（式９）と（式
５）〜（式７）を用いて同様に求めてゆく。

【００１３】

【発明の効果】以上、説明したように、本発明に係るサ
ーマルヘッド抵抗値測定装置では、サーマルヘッドを組
み上げた段階でドライバーＩＣの機能を利用して各部の
抵抗値を性格に測定出来るので、出荷段階での抵抗値保
証ができる。また、この装置で抵抗値を測定する場合、
測定窓などを設ける必要がない。さらに、ドライバーＩ
Ｃの機能を利用して抵抗測定をするので、このドライバ
ーＩＣの機能検査も同時に行える。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【図２】図１の装置の各部の波形を示すタイムチャート
である。

【図３】サーマルヘッドのドット部付近の回路図であ
る。

【符号の説明】

１ サーマルヘッド部 ２ ドライバー部 ４ Ａ／Ｄコンバータ ６ ＣＰＵ ８ 定電流源 ９ リレー Ｒ₁ 〜Ｒ_m サーマルヘッドのドット部の等価
抵抗 ＣＯＭ₁ ，ＣＯＭ₂ 電源ライン

Claims (1)

1. 【特許請求の範囲】 【請求項１】センタータイプのサーマルヘッド部と、こ
   のサーマルヘッド部の各ドットに電流を供給する一対の
   電源ラインと、前記サーマルヘッド部のドットを選択し
   て駆動するドライバー部と、このドライバー部を制御す
   るロジック回路とからなるサーマルヘッド回路におい
   て、 前記電源ラインの一方の電流をＯＮ／ＯＦＦ制御するス
   イッチング手段と、前記電源ラインの電圧をデジタル信
   号に変換して出力する変換手段と、前記のドライバー部
   とスイッチング手段の動作を制御し、かつ変換手段から
   のデータに所定の数値演算処理を実行してサーマルヘッ
   ドのドット各部の抵抗値を検出する制御手段とを備える
   ことを特徴とするサーマルヘッド抵抗値測定装置。